|
一、差分线, ~# v& D$ [" }- u4 Z' h( k* Q
4 g1 J Z4 `8 f8 B& M1 M
1.差分线定义:; Z9 G/ E7 f# N( L+ U1 V" x! k
差分信号就是就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。7 l9 K- [/ H$ Q% D- G' d, T
而承载差分信号的那一对走线就称为差分走线。
6 v) g1 L' Z8 J) S3 r7 E) u) s! [- |/ `, w( r5 t
2.差分线的优势" E; K6 m' p0 W% T1 N% ]& m
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:+ s x& @$ V3 z
& e* L6 Y8 D7 O5 ~
a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条
# H3 q. y7 e; S" A% } g线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以被完全抵消。* l7 g2 d2 F$ W- b5 L% O
( w4 B* D: n1 D, t; M7 c& I8 P
b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,互相抵消的磁力线就越多。泄放到外界的电磁能量越少。
! i' @% M( `& X+ [* L6 \
1 T$ I- x! h. Q6 S% j. Xc.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈 0 F" t1 |- O/ Y! b- i' w1 y% {, |, e
值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。
: y0 R3 I2 L2 Z$ A# W) ^) N; e/ ~3 p) _1 Z/ A' G7 x4 [: e
3.差分信号的布线要求:
5 E- y9 l x+ G% ^" e2 o" C' e$ _* M4 q
9 v7 x8 O0 B8 K8 j 简要的说差分信号的布线有两个要求:等长、等距。等长是指两条线的长度要尽量一样长,等长是为了保证两个差分信号时刻保持相反极性,减少共模分量;等距是指两线的间距(此间距由差分阻抗决定)要一直保持不变,也就是要保持平行。
2 |; G) y' u( |. ?& u4 q( d* B6 K7 y
# } F6 x4 Q9 v+ u3 x 但是在实际的PCB布线中,往往不能够同时满足两个要求,比如说由于管脚分布,过孔,以及走线空间等因素存在,必须通过适当的绕线才能达到线长匹配的目的,但带来的结果必然是差分对的部分区域无法平行,不能满足等距的要求。4 f5 Z6 d" t9 p& r7 ?( |
' a4 d# F. J. d6 _4 U
因此,必须在这两个条件中设定优先级,哪个是必须保证,哪个是可以通融的。9 {# {* N0 [+ g
! C9 X0 }: v% [
满足等距要求的目的是保持差分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性及时间延迟。其实间距不等造成的影响是微乎其微的,相比较而言,线长不匹配对时序的影响要大得多。再从理论分析来看,间距不一致虽然会导致差分阻抗发生变化,但因为差分对之间的耦合本身就不显著,所以阻抗变化范围也是很小的,通常在10%以内,只相当于一个过孔造成的反射,这对信号传输不会造成明显的影响。而线长一旦不匹配,除了时序上会发生偏移,还给差分信号中引入了共模的成分,降低信号的质量,增加了EMI。
1 I( ], F7 m. n, m$ t' H
% ^ f' H" T9 o( b 因此,差分走线的设计中最重要的规则就是匹配线长,其次就是尽量满足两线平行走线。
* ~) H) r+ K; W) q
, c7 K8 K M- a二、等长线/ e7 X+ m y2 j# l) m9 i3 D3 d
6 r6 U5 N* x& s% i( h* L9 S0 f通俗点说,所以需要匹配线长的信号线都叫做等长线。0 n4 h# O# f0 m. t' B( }2 q# G
) L( ?# r% f7 d. C0 E
如果差分线也需要等长的话,就叫做等长差分线。9 p" S$ @& v" |- ~6 g" }' ~0 g
|
|