EDA365电子工程师网

标题: 如何进行oracd与allegro的网表差异对比检查？ [打印本页]
作者: mengzhuhao    时间: 2015-8-9 18:10
标题: 如何进行oracd与allegro的网表差异对比检查？
本帖最后由 mengzhuhao 于 2015-8-9 18:40 编辑
8 Q: ?+ n6 W4 X7 S5 C' J8 J' u/ v3 t
. c/ Z9 s# `  l6 {' o& l为了解决在oracd中的错误，如何进行oracd与allegro的网表差异对比检查？
4 D$ Z/ a0 j* E* \# \0 i
作者: pcb    时间: 2015-8-10 08:21
orCAD中的错误生成网表就错了,导入跟着错,对比也是发现不了的.orCAD中的错误只能仔细检查和LAYOUT中发现.
作者: kevinlywzb    时间: 2015-8-10 08:33
同求
作者: mengzhuhao    时间: 2015-8-10 08:34
我是想对比发现 导入pcb后 哪些元件的网络或者管脚次序存在错误. j% U8 ~- s( e
1 R, U. a3 A" h2 s2 X5 z6 X6 x; Q
因为需要原理图与pcb同步（pcb是正确的）
作者: mengzhuhao    时间: 2015-8-10 08:35
像pads里面在导入前都可以先进行比对 确定哪些存在差异
: w& Y9 i7 A# F
* R1 G% v7 U* P5 e; K' l2 e3 n不知在oracd与allegro之间是怎么操作的
作者: 仁爱    时间: 2015-8-10 08:45
mengzhuhao 发表于 2015-8-10 08:355 h2 t/ C: r1 W" \# s
像pads里面在导入前都可以先进行比对 确定哪些存在差异
% }' I3 ]" _# n' c" L
2 g  ]# p+ U; H  O7 \7 ~不知在oracd与allegro之间是怎么操作的
$ U+ @& |& ]1 K3 d' J  j9 r+ I
原理图生成个网表，然后再PCB后成一个网表，两个网表对比不就行了* b6 m6 m- d1 H( c/ g5 J
作者: kinglangji    时间: 2015-8-10 08:53
有个eco文件,,导入后那里可以看出那些变化....再有是不是就是对比两个pcb了?
作者: mengzhuhao    时间: 2015-8-10 18:43
kinglangji 发表于 2015-8-10 08:533 x% l7 A) F+ P9 _
有个eco文件,,导入后那里可以看出那些变化....再有是不是就是对比两个pcb了?
# T" k4 Q( @/ {7 {% R
我现在的一个比较麻烦的办法就是：' X7 |8 a/ n% w& |  u8 {$ R& ?  z
导入前从pcb生成管脚pin报告
/ D  t+ \4 Q3 N! {& Z导入后从pcb生成管脚pin报告
+ \. K: P7 n3 Y3 v% `4 M
  E) L% j4 |4 L. H8 Z& m' v将报告分别复制到excel里面
. S6 y; q# z# m$ l
1 _+ q" _7 m6 |& g1 Y删除掉无用的部分，将两组数据进行从上到下的对比- h# u0 B, R3 y) F; N' u
- a  R: V. ~$ j2 N
虽然效率低了，但是也算是直观的确定了问题，就是麻烦一些) v' s5 ~% p- n) z) ?# a3 T

/ ~* _6 s2 P& o% r+ V0 B  A如果有高效的skill程序检查就好了
$ V- [, k+ \; k8 \8 R2 w: x8 n. ^
作者: mengzhuhao    时间: 2015-8-10 18:43
仁爱 发表于 2015-8-10 08:45, q8 y: O  j% E- Q
原理图生成个网表，然后再PCB后成一个网表，两个网表对比不就行了

/ {$ h) |* Z3 b& z应该怎么操作？
. c1 F2 E! J& \6 B8 H& Y4 b
作者: 仁爱    时间: 2015-8-11 08:38
mengzhuhao 发表于 2015-8-10 18:43
& M* C' y, N6 N& J' K8 v应该怎么操作？
, }- D0 \/ v  M8 }
首先把PCB另存一个备份，然后导出PCB的网表(netlist的)，再次把原理图的更新到PCB，然后再用PCB导出一个网表（netlist的），最后用文档比较器比较两个网表的不同就可以了8 W" d& Z& J/ Z
作者: dzkcool    时间: 2015-8-11 09:11
Tools->Design Compare可以对两个BRD进行比较。
作者: mengzhuhao    时间: 2015-8-11 14:03
dzkcool 发表于 2015-8-11 09:11
3 E# `+ M2 H  J5 zTools->Design Compare可以对两个BRD进行比较。

- n" u9 [/ q4 }, I' E你的意思是说可以将导入前的brd与导入后的brd进行对比？8 D& p  j* P9 i9 Y" M

/ U; N$ f! X' z" P5 p* X5 E应该怎么操作，不是很熟悉这个功能* k% [: ]  I& l0 a$ ]
作者: mengzhuhao    时间: 2015-8-11 14:03
仁爱 发表于 2015-8-11 08:38
$ D- z, u' j6 h" u首先把PCB另存一个备份，然后导出PCB的网表(netlist的)，再次把原理图的更新到PCB，然后再用PCB导出一个 ...
9 S6 b  `6 Y8 `4 }& n) g) z
你有文档比较器没？
作者: 仁爱    时间: 2015-8-11 15:02
Ultraeidt可以在网上下载的
作者: 仁爱    时间: 2015-8-11 15:03
mengzhuhao 发表于 2015-8-11 14:03  C, }" w' t4 f1 F+ N4 w6 v% X
你有文档比较器没？

& Q  t2 c, K; L+ B) J* S: u
Ultraeidt可以在网上下载的

% g+ A7 U4 H+ t! c9 T- X% C( S; w- A



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2