EDA365电子工程师网

标题: DDR3 data线走内层还是表层 [打印本页]

作者: kepo013 时间: 2015-7-12 18:26
标题: DDR3 data线走内层还是表层
照常理的叠层为：
TOP-GND-POWER-BOTTOM（其中表层走信号线，内层不走线已保持参考平面的完整性）
但是最近看见一份ddr3的layout guidelines，里面说data信号要走内层，addr和control可以走表层，局部叠层为
top(addr,control)-gnd-signal(data)-bottom(power)
如下图

求助，我要按常规走吗？如果按照开发板，信号走在里面tune的空间大点，还能有效减少EMI。但是刚在群里问有人说加工不方便，不是很理解。
[img]file:///C:\Users\kepo\AppData\Roaming\Tencent\Users\398515912\QQ\WinTemp\RichOle\SKXSEBCMC8IDFEH4OAY[P]E.png[/img]

作者: yangjinxing521 时间: 2015-7-12 18:30
双面板。。。。。

作者: 菩提老树 时间: 2015-7-12 20:06
说说我的看法，其实任何信号都可以走表层或者是内层，就看你是你什么样的要求，对于你这个产品，个人认为应该是走在表层，因为是4层板，为了保持参考平面我完整性、信号完整性和电源完整性，走表层是比较合适的。

作者: allegro小菜 时间: 2015-7-13 09:36
个人也赞同一楼所说的！

作者: jacekysun 时间: 2015-7-13 09:44
看你到底有多少个层喽，如果一个4层板你还想怎么走

作者: True 时间: 2015-7-13 10:40
4层板，如果可以那样走，data走内层好处是很多的，不信你可以试试看。

作者: flywinder 时间: 2015-7-13 11:28
如果是多层板可以考虑走内层

作者: kepo013 时间: 2015-7-13 15:34

jacekysun 发表于 2015-7-13 09:44& v! \0 b# B% V; Q/ \" r: v
看你到底有多少个层喽，如果一个4层板你还想怎么走

是4层板

作者: kepo013 时间: 2015-7-13 15:35

True 发表于 2015-7-13 10:40( y& m8 a% \3 D4 I- v/ Z! {
4层板，如果可以那样走，data走内层好处是很多的，不信你可以试试看。

我也觉得好处是走线空间和EMI问题，而且参考平面也是完整的没有被破坏
你觉得好在哪？

作者: kepo013 时间: 2015-7-13 15:38

菩提老树发表于 2015-7-12 20:06/ w* ?5 m# a3 i
说说我的看法，其实任何信号都可以走表层或者是内层，就看你是你什么样的要求，对于你这个产品，个人认为应 ...

走在表层感觉好处没有走在里层多但是我看实际的产品中还是走在表层的

作者: tim207 时间: 2015-7-13 16:19
学习了

作者: 一缕温暖 时间: 2015-7-15 11:17
等高手；来解答

作者: Log07071222 时间: 2015-7-20 17:43
个人觉得走内层的话，那就把所有信号线都走内层（主要DDR），然后表层（顶层或者底层）铺铜，另外一层表层走少量信号线，参考完整地平面在信号层和表层电源层之间，这样电源和DDR都是以完整地为参考和回流，

作者: wwzn1107 时间: 2015-9-14 10:43
学习了。。。。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)