|
|
1，pcb上的阻抗怎么控制？
3 _2 ?8 U; J& L: ~8 S) iSI9000计算一次就全知道，楼上的基本都正确，还需要考虑微带线的表面绿油和是否包地。8 t1 h" ?) p- A- [6 }/ a1 k
2，信号线的传输速率是多少？
- s- R) O/ Y: {" s& p* @; X8 M公式： Er^0.5*光速。
' H: \( B( u4 E1 _( {3，CMOS器件输入管脚在电路中要如何处理？为什么？
. x2 U. p1 b+ c5 P+ W8 s接上拉或者下拉电阻，输入高阻，同时需要旁路电容。注意栓锁问题和静电防护。! |4 I1 [, s: Y! h( d( K: f; @7 m
4，TTL电路不能直接驱动CMOS电路的原因是什么？
; j7 r4 M8 k2 d: r0 a4 ]/ lTTL跟CMOS定义高低电平不同，其容错能力不同。另外，TTL是固定的高低阈值，CMOS根据VCC的不同，高低阈值不同。% J! E# S' e5 q4 e) X4 z& v' ]8 W
5，较长的时钟信号要走带状线的原因是什么？
( D {5 C/ ?3 e; P* S6 X- X) D主要是EMI，CLK信号是强干扰源。正解是源端预留滤波电路，然后直接过孔走带状线。
$ S V6 i7 o4 S+ c7 t% n6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
# m- P$ Z, L' v0 Z首先拓扑形式：改良性T形走线。中间要T点，两两菊花链，对称
( r0 P! \7 Q7 s0 L/ {末端匹配靠近两两中间的T点，时钟匹配靠近DDR) v# `) P4 ?+ c( k0 Z$ X
两两的STUB等长，公用部分要大于分支，最好能2倍以上。1 f$ {9 M, [) W9 g" x$ h7 n: l3 Y
其实最好走菊花链和FLY-BY，但是和SOC厂商沟通，很多SOC在对DDR的读写的时候不支持FLY-BY模式。
: S: N; u6 L, M
+ H$ p' J5 X8 B7，ODT信号有什么作用？layout应如何处理？
; Z( _2 S7 m# ?ODT：1，相当于一个末端匹配 2，给数据线数据传输的时候提供瞬间电流（这里的电流分正负） 3，减少DV、DT的大小，从而达到调整内存颗粒的CL等参数。等长，尽量短。
) E& H0 J1 @. _7 n: W8，VTT和VREF是否能共用？为什么？
7 R& x9 Y; k! u) S, \: W* {0 t+ \8 \不可以。VTT是上拉电源，在DDR读写数据的时候，其瞬间电流的突变严重从而导致VTT上有很大的纹波。 而VREF是电子开关的参考电平，要求相当高，尽量做到1%的误差。所以要远离。并有隔离器件。
( V" S9 G! B, E+ g9，DDR3的最高工作频率是多少？6 s6 r+ k( K6 H8 F2 |% F5 ?" ~
3G。这玩意是一直突破的。车载很少超过1033，PAD等很少超过1600，只有那种台式内存条会做到很高。
% c. z& k6 j9 x4 G' D7 }9 u10，多片DDR3为什么优先走fly-by拓扑？
- Y; L% Q7 G+ a, C- k, _8 X+ d这个需要从FLY-BY的拓扑定义上来：FLY-BY首先STUB很短，很多甚至是在焊盘上直接打孔，保证其信号的阻抗、分支长度、外部干扰的一致性；然后能保证同一DDR上所有地址、时钟、控制信号线都能做到严格等长，所有信号的延迟都一致；最后只有FLY-BY的拓扑形式才能挂到8片DDR。
: d+ U+ a8 A6 q, r1 f
" w4 g! A4 O! a" \. L7 g6 W
2 a4 F1 A; ~. ~这东西不是单纯的PCB工程师了，很多都需要根据SI和PI的知识。我的回答也只能代表自身的一些理解，很多也只是一知半解，涉及的东西太多了。
0 c# C7 q) Q! v& \+ f# J2 M同时请大神指正。 |
|
楼主: jimmy
[复制链接]
/1 
发表于 2014-12-7 23:04
我只是打酱油的
，加油！！
