找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38
7 f1 w1 g5 n/ a( r通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。! o: ~* I, \) E( _
盲孔打在 ...
4 [0 _+ G/ M, u5 }* k& s5 F
我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。* g$ E! V# s. ~# Q$ U
另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
' M5 ]& I0 q6 t$ P$ v0 ?/ l
fenqinyao 发表于 2012-11-30 15:27
+ X6 T1 }/ b5 q# r  C# }我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...

+ \1 u- \% i5 h6 H( E8 i
* o3 t. i) F/ [现在,在Expedition里实现这个功能还是比较容易的。
; E* i: G- j2 y- \6 Z/ @
8 {7 u+ g! p( _首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。
5 J* i# p  j& Y& [器件会自动沉降到2层和3层。
, [1 v, o8 W  f- L3 I' X
. h* ]- F/ {3 i; f  `我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。. ^" W) Q# X8 h; `
有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 0)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 4)

cavity3d.png

18

主题

440

帖子

1625

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1625
123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑 ( P+ o3 K- ^  F9 L; t( @% P- F
li_suny 发表于 2012-11-27 00:12 8 F* X+ h+ w0 N! I. r8 R
1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...

/ C) w; H$ Y4 p1 {: u2 W5 \3 g- B  g) L8 u$ @" V* D1 z
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。
% V# b" n4 C" a4 g真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑
0 }$ y8 X# W$ N0 z
yth0 发表于 2012-12-1 10:19 1 F, N( c$ u7 z# N* [" Q  M& ?
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...
% L  x- h/ e8 k( W! W, h* A4 K
0 _) h9 |5 H& p" q2 |+ P, O
如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。% n* r. s/ K) H

% Q1 F5 e6 W$ K& ~/ h8 z. b# |9 |如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 3)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 0)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 4)

clearance_compare.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑
- y# E3 p! G7 N% e- W
pcb_mingchuang 发表于 2012-12-3 14:07 ! M% v6 f6 b. n
请问怎么把CES里的线长数据导出成文件。

( z7 p. b- n7 u& M; r' y% H) V; W7 g; c$ E7 e- X8 \/ W5 s
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。6 b1 A7 C; C& P# ^: p4 \
/ B% G- V8 U8 T

report writer.png (63.35 KB, 下载次数: 1)

report writer.png

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32
, ~  K; i6 H/ n/ [5 W% F" y$ SMentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...

' C6 k, O$ n! i5 K
% k" q. G# R5 B0 z' d! H$ `! ]好的,谢谢啦!!) o" n. z  E( c2 u6 J# I5 o1 N
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??, o6 h( D5 K% }5 i
谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 4 h+ `; `6 ~) h/ [) U6 d
好的,谢谢啦!!9 ^) ~) d+ }' @6 \6 Q/ o* l$ i
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
+ @- E/ w* A% T$ U4 f谢谢 ...
8 c( ^( h" @! S2 W$ G& P( \
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
* m6 X% q, n4 A. B现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 7 z' a$ f9 i" h, L+ O
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
4 P) C. c6 z& R" H0 r现在Mentor的重点放在H ...

- l# I( i- T4 j# i
  T" P% \' C& @5 S, @+ R; x: ?+ SLi_suny 非常感谢!!还想请教下面两个问题:
( C% ^7 J- D5 Z. h5 F  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?
; B7 Y5 e9 @3 E, U0 \% h  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。6 l9 [- J& [) }2 m6 i4 H/ `
2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。, q: y1 S0 C- X  }1 f( R3 m) v
, [2 D1 U  Q! t% M* h
Mentor工具的短板就在目前资料和书都比较少。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29
- I2 |1 n8 c7 b6 KCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
( s9 j9 g6 [9 n- d" v6 o" x, Q8 d ...

* d, o* N  g7 b: Z- v+ p5 d谢谢!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53
' b5 e/ O) @2 W+ r4 X* Y现在,在Expedition里实现这个功能还是比较容易的。
5 n5 s! ^) `: v7 B- U- E6 z2 O7 T# H
  o5 q2 S. j! [  g5 n# A7 H/ N: c$ F首先在软板的位置,做两个腔体(可超出板框), ...

5 x1 q- K' F+ N: Y206页的 图12-10 即为芯片下沉到内层的情况示意。# |' d& X+ {, t7 b, C( j7 L; s
8 h3 A# ~$ \; n! ~! G# S/ _" I

cell into cavity.png (57.51 KB, 下载次数: 0)

cell into cavity.png

0

主题

128

帖子

2493

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2493
133#
发表于 2012-12-8 09:04 | 只看该作者
看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。$ b  q9 \4 y/ B
附件如下图:# [- ]" u3 \0 b1 q  x

4 N% v, n6 w" u! b8 X3 ^! g. i有几个问题:1、为什么表层的叠层命名无法修改?" f+ `) C* N! p: G' J: x) \
            2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?
' V8 |& j2 M- _+ W6 K. @            3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?
* f: Y8 r# ]  p8 a            4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?+ F5 y. u, R9 @- w6 {
            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?
0 K& s7 G) o: M9 i: _  ~, h呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。
2 {* o" l/ n) [* d; g+ j$ L! G/ J- J; f# J; D$ v  }+ }3 I( |3 `6 Y% Z

01.png (75.82 KB, 下载次数: 4)

01.png

02.png (41.97 KB, 下载次数: 1)

02.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
134#
 楼主| 发表于 2012-12-8 11:51 | 只看该作者
李泽尚 发表于 2012-12-8 09:04
1 ?1 j6 [9 a. c, U看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。* g! K' q9 W( \5 _8 {) x
附件如下图:2 v, N9 v# q' F: l" q6 O
# F: ]% j. n! L2 @( ^% X2 V! z
...

' V$ D3 U8 \, [+ P1 H; y# H' s1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。
3 @  D6 U9 j4 e% t$ N' H, L, b) m: U/ |, W7 s' u- d
2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。0 }* `( q& d: H

/ n9 K8 R$ u2 S4 H3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。8 i/ J1 W/ j  z' Z1 k

# w; r2 g5 `2 u  V/ s9 C4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。2 [: y. S+ `8 u+ \) r

8 Q! q4 ~& k# C5 U6 U% N5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。
" O" R; Z  T) q9 lFR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。
* v0 ^8 |. ?7 A7 r
" m0 I6 D4 x& c2 @+ m问题很好,希望也能给更多人帮助。" N; O2 n3 I. j( S
) |8 S* H0 d- B3 B
我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。" a! l, ~9 s4 m1 b. |

1

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11650
135#
发表于 2012-12-8 12:00 | 只看该作者
不知道是否适合自己,我用的是EE07
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-21 21:35 , Processed in 0.066450 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表