找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

65

主题

496

帖子

5038

积分

五级会员(50)

Rank: 5

积分
5038
121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38 7 g% B) G* U, K7 E) T& B
通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。& d& I* i9 m+ k% j% I, c
盲孔打在 ...

  q9 f! N0 `: `! W) q% X; W; v我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。9 @: x& f! U' T3 `3 T: b  |
另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
* E9 k" m8 D9 J: [
fenqinyao 发表于 2012-11-30 15:27   L3 b: o7 O* K( d0 n
我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...
) z7 W- s4 g' h; i  Q: |+ c
# w% X- ?$ D; O' ~3 g  `! H
现在,在Expedition里实现这个功能还是比较容易的。/ @- R/ P1 T- ~8 a3 q1 q
2 d0 {2 L0 C. {( s- o
首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。  a9 z* x9 I1 G7 Y. C
器件会自动沉降到2层和3层。  K# ~# ^  Q% ^+ r5 i0 n2 ^; n

. P) [! o4 \( O4 s: H5 ~我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。1 K( ^! _; P4 u+ e
有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 0)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 4)

cavity3d.png

18

主题

440

帖子

1625

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1625
123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑 " q) }9 ?3 ]( t  d# p5 h' X! ~
li_suny 发表于 2012-11-27 00:12
7 S: b9 |' j0 Z1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...

/ A, J6 y9 X. j: T8 V' e) c6 K4 H7 _- n, N
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。5 w. ?4 l" d' E5 K# f% R  \1 P
真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑 * F/ u  V/ y, ?% y
yth0 发表于 2012-12-1 10:19 2 F& i+ W2 ~/ q$ ?
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...

6 E7 c# F1 Y# t4 Z
* ~1 ?+ @3 O8 t4 O* S  L2 u+ g如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。( u4 j# I0 p9 M

1 @, Q/ A0 O6 l如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 3)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 0)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 4)

clearance_compare.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑
* H7 v. n3 C' m6 d. _
pcb_mingchuang 发表于 2012-12-3 14:07
% ^  [1 i- N. L请问怎么把CES里的线长数据导出成文件。
" F$ ^: G# l0 X) k4 ~! {  a

1 j% M) H. b$ t0 n$ k" OCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。) N1 H) |4 n% O( D

* T; E4 d3 Y" T* a3 I5 J) v. `

report writer.png (63.35 KB, 下载次数: 1)

report writer.png

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32 9 n. W/ P9 n* Y. d* Q% z+ D
Mentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...
' ?0 n- K. u3 T" o/ E3 z- T  X, _

3 x6 X. r  b# w' M: ?1 o好的,谢谢啦!!) s$ P1 |1 A$ y- B, p+ u9 j9 h
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??: e( \1 v/ I5 h
谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 + b# h% k2 V7 R! J( a% W) o; A9 O- k
好的,谢谢啦!!) h3 R) R+ M4 Z8 X' S9 r
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
2 q/ y  R1 r5 E6 E: ?( y, A2 a谢谢 ...

: R  H; M8 N1 U& V9 t+ s( j  Q+ cICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。0 _0 a1 S6 j% H" O; v
现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

3

主题

65

帖子

258

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
258
129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 5 S* X; K# p3 G* n+ V
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
' N" E# n$ M( H) E* C. Q5 A现在Mentor的重点放在H ...
" z4 F; k. s5 u; j5 w8 a" A

/ z; y- W  l+ B: V1 }4 y3 yLi_suny 非常感谢!!还想请教下面两个问题:6 S7 _' ~- [, D; K
  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?
$ @# `, X9 [2 k9 r# S: F  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。
# a& Z3 J/ L' d; ~% f( f0 z0 p3 q" B2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。- A3 z0 x- H. a' [+ N/ Z
. J+ m" P& o' H# V' K( C
Mentor工具的短板就在目前资料和书都比较少。

0

主题

30

帖子

392

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
392
131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29
" |  S. Z$ j, [- sCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。! M) n4 Z+ S2 ]
...
/ p& d# D5 P6 X$ w9 G8 {, T2 Z& P7 ^( Z
谢谢!

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53 8 U7 \" m$ v8 P' c/ C0 W
现在,在Expedition里实现这个功能还是比较容易的。
& |0 c, k/ C2 k- V" }" O" O& {: O% i7 P$ j3 U7 [; U
首先在软板的位置,做两个腔体(可超出板框), ...

; N5 L/ u# e+ N206页的 图12-10 即为芯片下沉到内层的情况示意。
  x- E( p, c& q$ t+ ^- |( d
1 z$ ~. e, V+ q, |6 A( x8 N

cell into cavity.png (57.51 KB, 下载次数: 0)

cell into cavity.png

0

主题

128

帖子

2493

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2493
133#
发表于 2012-12-8 09:04 | 只看该作者
看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。6 R- n; k9 I3 g9 z5 \: L9 }+ U3 `
附件如下图:
: U& ]  U: F  @! h2 x" v; j3 ?; F0 i9 ]2 i/ r  `. H- d/ K* `0 S
有几个问题:1、为什么表层的叠层命名无法修改?
) E( M3 {1 Q7 y3 v* n- \( G            2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?$ g$ u$ j1 v) \- X9 Z& A! R6 o
            3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?
3 @) m; f% U1 Z& ]            4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?" Y  \  X2 A, [2 ~8 R
            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?
8 |7 H! A$ M) y呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。- J1 T5 K- e8 L; s" [- F6 J
( y2 Z# n+ ?! D& g* b$ j5 E

01.png (75.82 KB, 下载次数: 4)

01.png

02.png (41.97 KB, 下载次数: 1)

02.png

18

主题

667

帖子

3759

积分

EDA365版主(50)

Rank: 5

积分
3759
134#
 楼主| 发表于 2012-12-8 11:51 | 只看该作者
李泽尚 发表于 2012-12-8 09:04
, h* E* i% q9 T7 S2 k' x0 m看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。
9 M. R, ^; F8 C  z) f" @6 f附件如下图:, w1 P  X: u: s# V5 P# r5 S1 j7 m

7 [& R: w" C- h4 @ ...

" l7 J* n, i$ I: a( h3 K1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。6 A+ x: D2 d" J5 R+ T! K6 t; }
% a0 m" c0 H; L3 d0 o1 T: s
2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。* c0 f' y6 n) O8 e+ k
; i/ Y: a: V1 [/ ]6 B
3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。8 C0 ?9 F1 h) a6 h

. G& W3 c/ l% g" c  H6 C; V4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。
! z. ?' O& H" ~: G% j! {6 W9 B" K1 ?( J0 ?3 j; l) k
5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。' G8 z4 N/ ~6 S4 O: \
FR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。
, x" R' t6 S$ C, a7 R( @
* G) a. Q4 G( a4 q! d问题很好,希望也能给更多人帮助。
* m) ?1 \3 s2 K8 A+ t! B" n$ C9 B3 q% O  L8 T0 p& t
我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。
% P; U  r) K+ T

1

主题

14

帖子

-1万

积分

未知游客(0)

积分
-11650
135#
发表于 2012-12-8 12:00 | 只看该作者
不知道是否适合自己,我用的是EE07
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-8 23:18 , Processed in 0.069736 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表