谈一谈我做过的DDR1/2/3的板子的经验

myq001314 · 发表于 2013-8-20 13:49

学习的路过。。。。

sunne · 发表于 2013-8-23 11:47

不更新了吗？

huahuaishere · 发表于 2013-9-1 17:22

期待更新

一跃的细风 · 发表于 2013-9-28 14:40

不更新了吗？

xxp021 · 发表于 2013-9-29 15:41

mark,,,,,,,,,,,,,,,,,,,

113788067 · 发表于 2013-10-22 14:58

看完，发现也没啥实际高技术的东西！

113788067 · 发表于 2013-10-22 15:02

LZ说DQ DQS这些线不要做等长控制。如果真不需要的话为啥所以芯片厂商都把这一条设为最重要注意的地方？
虽然或许你可以测到SKEW可以到1/10的波长，但是这个是时序的临界了。
这样的话LZ有没有考虑抖动，随机抖动以及周期抖动这些。
因为工程师画出来的板子频率跑不高最主要的问题是抖动过大引起的！

波塞冬 · 发表于 2013-10-23 17:16

最近也一直在学习DDR3的走线，总觉得似是而非，懵懵懂懂的，不太清楚到底怎么样才合适。望大师们多给点经验

75484702 · 发表于 2013-10-24 08:45

113788067 发表于 2013-10-22 15:02
" s; Z3 B) j8 ^" {- BLZ说DQ DQS这些线不要做等长控制。如果真不需要的话为啥所以芯片厂商都把这一条设为最重要注意的地方？
8 q2 K. n I9 X" ^) {$ C虽 ...

jitter 一般都是IC设计引起的，和走线没有关系，走线影响的是skew 就是所谓的时钟偏移基本上如果jitter出现问题主要是还是设计的问题和layout没关系

myq001314 · 发表于 2013-12-31 11:26

期待更新，努力学习。。。。。

duancaimei100 · 发表于 2013-12-31 13:06

期待更新

rroyye · 发表于 2014-1-3 15:28

谢谢分享，期待楼主更多讲解

TANGCHENGRUBY · 发表于 2014-1-3 16:09

好东西好东西我也进去瞧瞧

i265 · 发表于 2014-1-4 16:35

bingshuihuo · 发表于 2014-5-13 08:17

不错的经验

		自动登录	找回密码
密码			注册

推荐内容 /1