找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
楼主: adwordslai
打印 上一主题 下一主题

主板上这两部份电路为什么这样设计?

    [复制链接]

4

主题

57

帖子

-1万

积分

未知游客(0)

积分
-11944
76#
发表于 2010-11-10 15:13 | 只看该作者
我就是专门过来BS下LZ的
* ~( m6 h3 M$ P+ B  P6 p

4

主题

157

帖子

2704

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2704
77#
发表于 2010-12-22 10:25 | 只看该作者
BS这种人,以后提的问题大家不要回答他

0

主题

71

帖子

-8982

积分

未知游客(0)

积分
-8982
78#
发表于 2010-12-22 18:16 | 只看该作者
3V和5V跨接的两个电容一定是电源层平面分割的原因;至于第二个问题也是疑惑中,是不是也是地址线跨VCCM电源平面??

17

主题

301

帖子

2984

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2984
79#
发表于 2010-12-22 22:36 | 只看该作者
newzyf 发表于 2010-1-6 15:15
1 G9 J6 Z3 n/ B7 H, }" u7 u' J) E从电路基本原理来分析一下:3 I; E' |' U3 t4 T  S8 K
先看5v到3v间的0.1u电容2 D* f4 n# G, Y. D$ }
这个电容肯定是用来形成交流通路的(滤波不是这样接 ...
0 @3 f( Z# V. N6 ^2 V, a) [' h( o
如果是减小回流环路,那直接加电容到地更好,这点7楼楼主说的对,要看PCB情况定论。另外一点,电容虽然是隔直通交,但你忽略了另外一个情况,地址线数据电平的瞬变,这样一来,电容在上升沿和下降沿的时候就不在是断路,此时看做短路,这里电容更可能是提升上升速率(信号为0电平时,电容短路,电平拉高),防止信号在传输过程中损耗,畸变,22pf更多是一个经验值,和速率有关,过大信号不完整,或者完全变形。
# y6 f1 Q6 O* E# }. {) A. \- w8 r. ~

2

主题

74

帖子

-8914

积分

未知游客(0)

积分
-8914
80#
发表于 2010-12-31 19:25 | 只看该作者
BS啊,就是没有看见一个高手的说法让大家信服的哦

1

主题

3

帖子

2

积分

初级新手(9)

Rank: 1

积分
2
81#
发表于 2010-12-31 22:01 | 只看该作者
我想第一种电路是减小两个电源之间的交流环路,这对EMI有帮助;第二种可以提高信号的上升源,通俗点讲也就信号加速.不知道我说得对不对,还请高手指点!

5

主题

67

帖子

261

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
261
82#
发表于 2011-1-4 23:21 | 只看该作者
BS楼主!!

17

主题

252

帖子

1575

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1575
83#
发表于 2011-1-5 12:01 | 只看该作者
第二种是为了减缓数据边沿的上升下降时间,过EMC用的

0

主题

7

帖子

-8989

积分

未知游客(0)

积分
-8989
84#
发表于 2011-4-1 15:13 | 只看该作者
我见过是消除讯号或者是电源的NOISE设计的电路。

31

主题

250

帖子

160

积分

二级会员(20)

Rank: 2Rank: 2

积分
160
85#
发表于 2011-4-2 15:30 | 只看该作者
应该是电源分割处,这样可以减少串扰

0

主题

21

帖子

-8983

积分

未知游客(0)

积分
-8983
86#
发表于 2011-4-2 17:10 | 只看该作者
我也来BS楼主!

0

主题

103

帖子

-8976

积分

未知游客(0)

积分
-8976
87#
发表于 2011-4-2 17:29 | 只看该作者
实在是很奇怪的电路

0

主题

23

帖子

-8971

积分

未知游客(0)

积分
-8971
88#
发表于 2011-4-15 16:30 | 只看该作者
我公司的高手这样解释:
! P; J) T( o5 t  K1,为了一些重要线跨平面提供回路;% t$ R7 ?1 c+ H# l( T1 v
2,降低走线中的容性阻抗.

点评

这个你没学过啊?z=1/jwc 频率越高,z越小  发表于 2011-11-25 08:16
第二点应该是第1点的补充,如果没有提供这个电容,信号中的高频分量的返回路径相对地来说是多走了一个平面,有了这个电容,AC平面无分裂,减少路径,相对损耗降低,阻抗减少。  发表于 2011-4-26 12:55
怎么会降低容性阻抗呢???可以解释一下吗??  发表于 2011-4-24 22:12

0

主题

23

帖子

-8971

积分

未知游客(0)

积分
-8971
89#
发表于 2011-4-15 16:31 | 只看该作者
各大侠有没有其他高见啊?
  n$ D( R( y+ O5 R

0

主题

30

帖子

288

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
288
90#
发表于 2011-4-21 06:21 | 只看该作者
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-11 14:35 , Processed in 0.072258 second(s), 38 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表