|
本帖最后由 zhongyiwaiting 于 2012-10-8 19:44 编辑
7 w1 s( t) w. _
: Q' ] ^' r7 \顶起!, ]( d4 O# u' D+ D6 X. L; q
看目录,这本书应该是侧重IC版图设计的吧!
4 W. q4 s4 g: A j2 T4 j8 E
* }# u- [+ U1 nSEE:http://www.tushucheng.com/book/3083082.html, |) f$ ~" {, [0 U
9 F7 }+ O8 a: ~0 E3 p
内容提要:; u7 f9 n. ?/ b- W2 A& W
李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》介绍了SiP系统级封装的发展历程,以及当今最热门的SiP技术,并对SiP技术的发展方向进行了预测。
* y3 e) s0 k7 ?2 o8 U3 |本书重点基于Mentor Expedition Enterprise Flow设计平台,介绍了SiP设计与仿真的全流程。特别对键合线(wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术,并通过实例阐述了SiP的仿真方法。 4 Y& l' R0 i' a
《SiP系统级封装设计与仿真——高级应用指南》适合SiP设计用户、封装及MCM设计用户,PCB设计的高级用户,所有对SiP技术感兴趣的设计者和课题领导者,以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。目录:9 A9 j0 U1 X% d
第1章 Mentor公司SiP设计仿真平台
. h. [. b, n2 H5 a; ^" L1.1 从Package到SiP的发展 # \' x! Z4 o1 v3 h$ e" Y6 D3 a
1.2 Mentor公司SiP技术的发展
: ^9 T2 t$ i3 F, |1.3 Mentor SiP设计与仿真平台 6 r- Y! C$ m& f
1.3.1 平台简介 " ^' |' ^8 @7 v: h
1.3.2 原理图输入
5 w& Z- g/ y. O1.3.3 系统设计协同 ; J4 p1 Z! I0 T+ e
1.3.4 SiP版图设计 $ D# c( C: P6 T5 C
1.3.5 信号完整性和电源完整性仿真 $ L5 v: F# T1 Y! t9 W+ R6 J7 A8 `
1.3.6 热分析仿真
2 W1 t' I6 W3 H/ @& @1.3.7 Mentor SiP设计仿真平台的优势和先进性 / N* N4 i; s# P# O U: H
1.4 在Mentor SiP平台中完成的项目介绍 1 t5 C* ]+ [0 `
第2章 封装基础知识 5 c" v0 _0 b# r1 R2 w
2.1 封装的定义与功能
3 {5 P& O& u( i2.2 封装技术的演变与发展 ) @. z/ J6 ]) o2 m
2.3 SiP及其相关技术 5 ^! j7 l2 }6 V" i: q+ y
2.3.1 SiP技术的出现 / [; w4 n( r: c$ l8 t2 E
2.3.2 SoC与SiP 9 ^2 A% G+ v6 C; d; m/ U% z
2.3.3 SiP相关的技术
6 O9 V" G6 i3 O6 v$ @/ o2.4 封装市场发展 ! \. T! o5 u1 V) {2 c
2.5 封装厂家
9 }2 K) a- m. ^3 b3 w2.5.1 传统封装厂家
) Y. Y. z9 e) t* t; d2.5.2 不同领域的SiP封装企业
- |( N" _- c. b# G: r' r/ ~4 F2.6 裸芯片提供商
; ?) ^5 H. w5 U- N- j9 i. v# K第3章 SiP生产流程 4 N8 ^2 p$ s2 l2 Q9 m
3.1 BGA—主流的SiP封装形式
% q3 n! W- d; i3.2 SiP 封装生产流程 ; x% P4 a. O$ g: t
3.3 SiP封装的三要素 & Q1 t2 C0 N; H. {; p* p9 {8 G
第4章 新兴封装技术
7 o8 d0 G4 c6 N1 z0 D4.1 TSV(硅通孔)技术 6 K& S8 x, k" }6 A1 l7 X! c) t
4.1.1 TSV介绍 6 l/ ] H0 ~) l6 t* P
4.1.2 TSV技术特点
R! t6 A4 G! G3 n- P2 |4.1.3 TSV的应用领域和前景
& P- _8 w6 U, x/ n; @4.2 IPD(Integrated Passive Device)技术 S) t" s2 M7 Z4 X/ N8 P: m
4.2.1 IPD介绍
9 A# |$ ?- H( ?. ^3 X( s6 @7 ^4.2.2 IPD的优势 ; ~8 W6 n7 e% v$ j0 ~
4.3 PoP(Package on Package)技术
; n- o4 R) w( q4.3.1 3D SiP的局限性
7 U. ~: F- C! r2 ?4.3.2 PoP的应用
S* I6 f$ l& _% S1 U; o7 F3 _4.3.3 PoP设计的重点 4 G) J0 i) \: F1 k. y
4.4 代表电子产品(苹果A4处理器) * o/ x G, }% i4 ]/ W0 V( y# a
第5章 SiP设计与仿真流程
% e6 |: Y! Y- b5.1 SiP的设计与仿真流程 0 g- G; A: C3 x
5.2 Mentor环境中的设计与仿真流程
$ ~8 q% H& z. r7 X5 v- b( d5.2.1 库的建立 / t+ C4 {8 w* [ {
5.2.2 原理图设计
0 n8 @0 z+ b+ a5.2.3 版图设计 2 H* O+ O% H6 E
5.2.4 设计仿真 9 ^' h: D7 u- k/ G) `1 z
第6章 中心库的建立及管理
. @, {) e' M) B; X4 h$ l5 Y( E6.1 中心库的结构 . e( L; H; o% Z. P
6.2 Dashboard介绍
9 P7 v1 p( c6 Q6.3 原理图符号库的建立
& F. `. ^8 ~& Z1 [ h6.4 裸芯片Cell库的建立
6 P9 E |" r, H3 W1 l6.4.1 创建裸芯片Padstack
+ v ?: A* l2 R0 e; T% F, ~4 I6.4.2 创建裸芯片Cell 2 W4 i2 V4 s/ k. R
6.5 BGA Cell库的建立 8 Q$ R8 f( m3 w2 v* O
6.5.1 创建BGA Padstack 8 _% i9 D* x, y
6.5.2 手工创建BGA Cell % L3 _4 J: r9 ?2 Q$ ]
6.5.3 使用Die Wizard创建BGA Cell
/ A% B X7 ^9 L& y9 u* q6.5.4 LP Wizard专业建库工具
: _+ Z( t. g q2 p8 L0 q6.6 Part库的建立 % [" [1 S9 s* r
6.7 通过Part创建Cell : \# K2 K h2 `0 y' c; o
第7章 原理图输入 , Z+ G5 d9 @! K+ g
7.1 网表输入
( W" m) Y. C) M O8 h# v$ m7.2 基本原理图输入 ( H# n: k9 n# b2 ^( ~- Y/ q
7.2.1 启动DxDesigner
9 Q, K S9 K, G' J7.2.2 新建项目
& Z. f" Y3 u* a& B7 k" I7.2.3 设计检查 ; W( l: Z8 w7 s2 m% n% z
7.2.4 设计规则设置 2 A) X# b3 M) F4 j& e$ B+ p
7.2.5 设计打包Package 8 Z z3 y T6 x
7.2.6 输出Partlist
( d4 Y- k# n& }* ~4 B1 z6 \7.2.7 原理图中文输入 7 ~1 M: f& x g$ O7 r6 h1 [
7.2.8 进入版图设计环境 ( F) p" s. f# a
7.3 基于DxDataBook的原理图输入 0 G3 d- ^: S9 K5 H
7.3.1 DxDataBook介绍 : g* ^2 W9 f: k: d7 G8 T n( u
7.3.2 DxDataBook使用
- S4 b6 O6 R- L1 L7.3.3 元器件属性的校验和更新
: B* h+ `' P ~ Z+ Z第8章 多版图项目管理与原理图多人协同设计
: T; a e& a8 {/ S1 e) _/ s- p8.1 多版图项目管理 / b. l3 X# V3 F7 V4 j& ]3 \
8.1.1 SiP与PCB协同设计的需求
& a' B) ~( w1 O5 R8.1.2 多版图项目设计流程
0 X: g9 e) d2 ]0 w; @" {- E4 ~8.2 原理图多人协同设计 ( J" d- ?! \1 N. B5 }
8.2.1 协同设计的思路 5 \* P3 J' _* n1 ?8 |
8.2.2 原理图多人协同设计的操作方法
5 J8 }4 I( I* A) H3 W; ?" P第9章 版图的创建与设置
& Y3 _, l- l; r' ?, g9.1 创建版图模板 ) g. r. o s, {1 F( T$ T9 n
9.1.1 版图模板定义 ! g. \) S% ?% X
9.1.2 创建SiP版图模板
' c1 m7 o5 [! v( t3 a9.2 创建版图项目
. b8 L; G9 \8 G: J3 L9 T; q' c9.2.1 创建SiP项目 2 K) B7 X% [+ o3 g0 x- |( c$ ]
9.2.2 进入版图设计环境 ) U( `; h! Z6 q6 e
9.3 版图相关设置与操作
& J1 m- b; |- k% i! n' A$ _* L9.3.1 版图License控制介绍 3 W3 f! ^" J( ]( `* |$ K& c0 i
9.3.2 鼠标操作方法 ' r8 \' J- K! _% f( E
9.3.3 三种常用操作模式 ' ?: X: ^2 S6 c- J2 Y
9.3.4 显示控制 Display Control % D9 p% H4 ]( T% o6 T1 E% l. E5 u* Q
9.3.5 编辑控制 Editor Control
6 d+ f) g( m& S, `+ _9.3.6 参数设置 Setup Parameters % _( o! O' g' g/ s
9.4 版图布局 ( ] n0 P3 ` j& m5 W( C
9.4.1 元器件布局
' N- Y j8 J) S; K" f* n. `8 C9 T9.4.2 网络自动优化
& H2 e3 R( E. \/ r9.5 版图中直接查看原理图-eDxD View ) s% f; D2 S- A; A! u
9.6 版图中文输入
, C) @: l2 Q' e& j J第10章 约束规则管理 2 j" K/ {/ p, k# J5 G" t
10.1 CES约束编辑系统
, c; a, E: F6 Q, O- O10.2 方案Scheme 4 f7 @. G+ y# E$ I9 P& @
10.2.1 创建方案Scheme & r# `0 S+ }. O( g5 p7 U: d/ R
10.2.2 在版图设计中应用Scheme
. z- v7 D9 T4 S+ V# f+ }: m7 I10.3 定义基板的层叠及其物理参数
, m6 W* ?( p. {2 d* i) \10.4 网络类规则 Net Class
3 |. p: z# l: c/ A0 w. H! c& N10.4.1 创建网络类并指定网络到网络类 : l' i# a: C% y+ ^' Q2 M
10.4.2 定义网络类规则 * U$ ]/ T3 T4 K' w' a9 W+ j" r
10.5 间距规则 Clearance ! z- m! c3 K9 P a( Q- Z: ?
10.5.1 间距规则的创建与设置
4 ^6 J9 {. W% [) Y10.5.2 通用间距规则 ^8 T3 M% W0 M( n! | A7 `
10.5.3 网络类到网络类间距规则 0 N* r: M/ I! g' a. z4 w
10.6 约束类 Constraint Class
& r$ k# D: Z( j* m* J% A10.6.1 新建约束类并指定网络到约束类
! `. t4 D$ ~: l5 {% G( d' c10.6.2 电气约束分类 ! U9 T6 B' x; [; g2 u3 z
10.6.3 编辑约束组
$ q% }+ c" c; \9 x3 L/ O% A& ~+ F; `10.7 CES和版图数据交互
' @! ~0 H- P3 G2 S8 S第11章 Wire Bonding设计 3 t; P( _% s$ | V8 J6 ^) M" k! c
11.1 Wire Bonding概述
$ z" h6 R- |( z, I11.2 Bond Wire 模型
5 I% Q2 @: a0 b' S& k11.2.1 Bond Wire模型定义
# z' f. x6 `) e5 N11.2.2 Bond Wire模型参数
* C5 [$ u n" `( X$ [9 g1 B/ T7 F11.3 Wire Bonding工具栏及其应用
: j7 T( L+ H! J; V& u2 B11.3.1 手动添加Bond Wire
% {: K J. d3 Z% v( J# f2 K }, k11.3.2 移动及旋转Bond Pad & G4 N) }& A$ I) f
11.3.3 自动添加Bond Wire及Power Ring " I- p( O. ]# o* v7 R
11.3.4 Bond Wire规则设置
7 k: \3 s* z5 L" R0 e; w: I11.3.5 实时Bond Wire编辑器Wire Model Editor % ]/ @+ _8 y0 S$ V* L# R% @
第12章 腔体及芯片堆叠设计
* j# \- y6 i* ^" r12.1 腔体Cavity
9 E0 a o* b- J8 R& [12.1.1 腔体的定义
" e7 U" l( w8 z h. E$ ~12.1.2 腔体的创建 ( R; p9 ]. `$ @2 ] L/ J# F b7 b
12.1.3 将芯片放置到腔体中 " Y! L6 s1 l1 Q: D+ w. g
12.1.4 在腔体中键合 % y1 {4 f& `/ ^
12.1.5 埋入式腔体设计及将分立器件埋入基板
4 z; M' j0 q v# E12.2 芯片堆叠
; n# n/ N/ b" r: l8 H8 O12.2.1 芯片堆叠的概念
/ ~7 O" _) U2 o12.2.2 芯片堆叠的创建
) C P, [9 P3 y J12.2.3 并排堆叠芯片 0 d# o( s2 \( O% R+ w8 h
12.2.4 调整堆叠中芯片的相对位置
% s& h1 P( q5 H& u12.2.5 芯片堆叠的键合
3 D/ @$ H! e2 t" s: _第13章 FlipChip及RDL设计
5 z# v" E" ]% m! e4 f13.1 FlipChip的概念及特点 4 h0 C2 r8 Z1 R. b4 \7 q9 L
13.2 RDL的概念 ( y! s# k; U7 z0 ^
13.3 RDL设计
1 \( B! m+ }- R13.3.1 Bare Die及RDL库的建立 & A" v( P% l6 A( ?
13.3.2 RDL原理图设计
$ u2 o4 e& @( Y& C1 K13.3.3 RDL版图设计 ( f$ j* Y5 G) v( ^; R+ w5 u/ F
13.4 FlipChip设计 1 A# v" ~' v9 d
13.4.1 FlipChip原理图设计
9 Q/ \: O+ K% K/ S. X" e13.4.2 FlipChip版图设计 ( r& q' ?+ i* E) K0 P. w4 E
第14章 布线与敷铜 ! [! ^5 K/ u% n; Y/ x
14.1 布线 ( s& @, i, Y; D9 E. Z% V, ^
14.1.1 布线综述
" y/ e" n- I- a14.1.2 手工布线
0 {) o) F1 L1 u14.1.3 Plow布线模式
* u' |1 ~: B: z$ ^* d' x! w* Y# e14.1.4 Gloss平滑模式 , f9 a& k5 E4 _2 N
14.1.5 固定Fix和锁定Lock % h1 S0 o' F3 @" n
14.1.6 层的切换 $ [5 L$ f: ?5 C5 n- P& [: C
14.1.7 移动导线和过孔
4 B z0 V- T2 U# k- t" C14.1.8 电路复制
' n5 W1 `; M7 e8 o0 L14.1.9 半自动布线
5 h$ ?, G" T" m' }! b9 B4 r# c14.1.10 自动布线 ) ^, j/ p. W- y' t
14.1.11 差分对布线
: y& ?3 o% X- J! j6 r; A; }; ^! g4 o14.1.12 长度控制布线 / `3 S. s+ L1 r% J& v( r
14.2 敷铜
6 {7 [$ Z! V8 L+ z14.2.1 敷铜定义
0 R! B$ l- {0 y* h14.2.2 敷铜设置 ; \9 X7 c" F [% Y6 P1 r- L9 w1 K
14.2.3 绘制敷铜形状
9 L+ u9 \) E# Q2 L5 ?, ^14.2.4 修改敷铜形状 5 b' [) u" A, c3 K# W
14.2.5 生成负片敷铜 ! [( A% k8 e0 O' a% t
14.2.6 删除敷铜数据
# A9 Y+ L" S& S% b7 C14.2.7 检验敷铜数据
& H6 `5 j$ N9 F0 a* X第15章 埋入式电阻、电容设计 7 q5 \6 g. h% c" Q7 c
15.1 埋入元器件技术的发展 3 Y. \' d' T! x6 P Z- r
15.1.1 分立式埋入技术
9 r: ^2 @( W: I' d+ V15.1.2 平面式埋入技术 4 w; |8 t& ^) A @
15.2 埋入式电阻、电容的工艺和材料 - {) ~7 C9 |9 ~# @' \
15.2.1 埋入式电阻电容的工艺Processes ; [% V/ v/ P! x" U, }( u3 r
15.2.2 埋入式电阻、电容的材料Materials
7 e7 S- t; V9 t Y2 [8 P! p2 }15.2.3 电阻材料的非线性特征
" I1 C0 p% d- |) [8 S5 g15.3 电阻、电容自动综合
* a3 U( x0 K& k5 \! i15.3.1 自动综合前的准备 ) J" E* X7 {2 `6 v( Q- q' K
15.3.2 电阻自动综合 5 K, v: x1 c' `/ O+ k
15.3.3 电容自动综合 : S2 n5 r `0 [' y- ~) ]
第16章 RF射频电路设计 4 n, j) f' c {8 w$ d: B6 L8 @& ?6 V
16.1 RF SiP技术
$ c& d/ J/ V4 C* J- r$ x/ `16.2 Mentor RF设计流程
- ~# E4 f2 g, z6 \9 L$ o16.3 RF原理图设计
' B& ?9 J% y7 u2 M j8 b16.3.1 RF元器件库的配置 , j' P; R# h+ m2 D8 E ]$ N
......
1 j6 m% b( w8 {
X' k; [8 P! |) o! Y) J |
|