《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

yth0 · 发表于 2013-9-17 11:47

lalasa1987 发表于 2013-9-17 09:28% Y, t \5 L0 c: L4 z$ O1 E) Q
李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

原理图有个ICT Viewer的工具，在他的Hierarchy页看看，貌似里面可以把器件的管脚列表拷贝出来。没怎么用过这个，不太熟悉，你可以试一下看看。

li_suny · 发表于 2013-9-18 16:51

v520 发表于 2013-9-14 16:21' Y' X: N! k: ]) L6 r! [8 E, o8 p
我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

那就需要手工在Padstacks里面添加，如果怕麻烦且要求不高，可以在出Gerber时，用焊盘层出。

li_suny · 发表于 2013-9-18 16:53

lalasa1987 发表于 2013-9-17 09:284 ^" T$ F" o2 G5 g- [/ m4 d
李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

可参考 yth0 提供的方法。

lalasa1987 · 发表于 2013-9-25 17:21

li_suny 发表于 2013-9-18 16:53. T a; P! W6 F. q
可参考 yth0 提供的方法。

谢谢答复，这个方法我之前一直用，但是不方便，如果多个symbol的fracture part需要拷贝多次整合起来，还有就是拷出来的没有pin number的，所以还要和器件的pin list合并起来。。。这个方法比较麻烦，是不是我操作不对啊，请指教~

张湘岳 · 发表于 2013-9-26 11:10

李工：你好，请问dx执行Package操作时哪个选项可能导致器件的Value值发生变化？（变成了0）

张湘岳 · 发表于 2013-9-26 20:54

张湘岳发表于 2013-9-26 11:10
' c2 B/ C. I5 A: o0 J: E- b李工：你好，请问dx执行Package操作时哪个选项可能导致器件的Value值发生变化？（变成了0）

已经解决了。part多了个value属性，值是0.然后package时选择了第一项。

li_suny · 发表于 2013-9-27 12:07

lalasa1987 发表于 2013-9-25 17:21
: a4 Y( F+ z& n4 C- d- ^; N谢谢答复，这个方法我之前一直用，但是不方便，如果多个symbol的fracture part需要拷贝多次整合起来，还 ...

不清楚为何要用这种方法导出引脚，通常可以把符号Symbol保存到库里面再编辑。

yth0 · 发表于 2013-9-29 15:06

lalasa1987 发表于 2013-9-25 17:217 B A. {, n4 e+ U; U
谢谢答复，这个方法我之前一直用，但是不方便，如果多个symbol的fracture part需要拷贝多次整合起来，还 ...

呵呵，不好意思，可能我没看清楚你的要求，那个确实有这问题。

lalasa1987 · 发表于 2013-9-30 14:02

li_suny 发表于 2013-9-27 12:07
* a }9 d# l8 p- M& h2 W6 {7 ~) s不清楚为何要用这种方法导出引脚，通常可以把符号Symbol保存到库里面再编辑。

其实就是为了导出FPGA调整后的管脚网络名。。。。从库里面导出的直接是管脚名而已

zf1992628 · 发表于 2013-9-30 15:19

我等后辈感激各位大大的分享！！给力！

ytmgadw · 发表于 2013-9-30 21:42

李工，你出的书我买了，到手了，看了下，内容还行，不过内容能更详细些就好了，还有仿真的部份，比较简单

ccjljy · 发表于 2013-10-14 21:12

li_suny 发表于 2012-11-15 15:53# J2 b7 f8 P- |8 w5 ]4 _5 m
可以的，通过NetFilter，参看下图

lz我用的EE2005.怎么没有找到你这个界面呢？EE新手…………换软件，好辛苦{:soso_e109:}

pjh02032121 · 发表于 2013-10-23 11:37

李博有没有详细介绍sip设计的资料给分享一下或者给个demo看看

li_suny · 发表于 2013-10-25 15:18

lalasa1987 发表于 2013-9-30 14:02
, r* r5 d% o- u+ B其实就是为了导出FPGA调整后的管脚网络名。。。。从库里面导出的直接是管脚名而已

如果做FPGA的话，可试试IODesigner,用熟了非常方便。

li_suny · 发表于 2013-10-25 15:20

ytmgadw 发表于 2013-9-30 21:42: E% G7 I- l0 \5 I# A
李工，你出的书我买了，到手了，看了下，内容还行，不过内容能更详细些就好了，还有仿真的部份，比较简单

主要针对SiP写的，pcb设计没有写的太细，主要讲了流程，仿真由于篇幅只写了一章，做了简单介绍。

		自动登录	找回密码
密码			注册

推荐内容 /1