《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny

denniszeng 发表于 2013-9-10 11:23
( `2 h% T% @' |3 T- r4 f# c1.DxD原理图中节点的大小在哪里设置？
2.若从DxD中的原理图导网表到PADS或Allegro则元器件的PCB封装从哪里 ...

1.在settings->advanced->dot size 中设置。
2和3，需要打开网表查看，一般网表里会包含映射关系，如果不一致，则需要修改网表。
这类流程我用的不多，所以经验也不多。

denniszeng

li_suny 发表于 2013-9-10 14:43
( W! h/ R3 C- r9 E. I( X  Q已经答复，请查看上一条。
如果有问题，可继续讨论！

$ Z3 P. i% X8 f; Y. _& O4 o不好意思，因上次网络原故导致连发了好几次。还望李工理解。
3 B" V% t+ V* p: y- S/ |在这里挺感谢您的热心解答，谢谢了！

denniszeng

已经答复，请查看上一条。l
) [( ^3 G% m; ]' R! g: I- s4 \如果有问题，可继续讨论！

+ i8 @5 t/ Y. D9 |不好意思，因上次网络原故导致连发了好几次。还望李工理解。
3 b5 Y; F2 @8 ?3 {: s在这里挺感谢您的热心解答，谢谢了！

denniszeng

总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从无到有的建立， 是个非常艰苦的过程，可以说，没有一个强有力的中心库支持，这套软件的推广使用就会步履维艰。从外面公司对这套软件的使用情况看，Mentor一般适于团 队化设计方式，而PADS适于个人做设计。从长远的角度看，数字产品的速度越来越高，信号完整性的问题越来越突出，因此该套工具在目前所使用前景很广泛。

li_suny

denniszeng 发表于 2013-9-10 15:39
总的感觉mentor的这套pcb设计工具前端设计输入比较麻烦，后端布局布线则比较方便。尤其是中心库，如果要从 ...

5 V$ m; o; ]. y. B1 T0 _8 G$ T  m确实如此！

lalasa1987

lalasa1987 发表于 2013-9-6 12:44
李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

李工，帮忙看下这个问题好么，在580#   ~谢啦~

yyc7090

PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到了PCB中还是不行。郁闷啊！求指点！

li_suny

lalasa1987 发表于 2013-9-6 12:44
李工，原理图中怎样可以方便又快捷的把一个Fracture Symbol的管脚列表导出来，包括：pin number，pin name ...

6 B1 @  P. [1 R原理图中可能不行吧。
  t- t0 _+ X# o6 w在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。
9 K; a( x6 D- V3 L* {

li_suny

lalasa1987 发表于 2013-9-12 09:41
李工，帮忙看下这个问题好么，在580#   ~谢啦~

答复在593#

li_suny

yyc7090 发表于 2013-9-12 18:11
PCB做好了，可是要改某个元件的封装。在中心库里改了之后，在原理图中更新库，重新打包，前向注释，但是到 ...

前标的时候选择Delete模式试一下。

v520

我将pads pcb转为ee后，没有阻焊层和助焊层，有什么办法可以将这两个层加上

jang2lin

Error, Pin 'CONTROL' at <-280,1400> on Block 06_CODEC1 at <-280,900>:
& T% O9 J' I) A) M# r7 }        Pin width mismatch between parent and child. Parent pin
        has a width of 27, child external has a width of 1.
/ Q) E8 ~" _/ `% G0 AError, Pin 'CONN' at <-280,1200> on Block 06_CODEC1 at <-280,900>:
        Pin width mismatch between parent and child. Parent pin
* Y3 J9 V$ n4 E5 u% j7 Z        has a width of 9, child external has a width of 14.
请问下，在使用Mentor的Design Capture出现这个error message 是什么问题导致的呢？

lalasa1987

li_suny 发表于 2013-9-13 13:50
% ]5 M: }/ v3 k  H0 ~+ E8 Y原理图中可能不行吧。
9 _5 }- H, G2 ~) s在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

这样的话不是只有管脚列表么，而且我如果是多个symbol组成的part的话还要导好几遍。。。。
1 X' l) b, J0 U( \! C, E; }这种样子就没有办法将一个完整的器件的网表导出来啦。

lalasa1987

li_suny 发表于 2013-9-13 13:50
. a! R$ P6 S; ]2 x4 c% y4 S, C原理图中可能不行吧。
( v# q% a  L0 S8 Y  `在Symbol Editor中，可在Pin栏点击右键，导出CSV文件。

8 V9 ~" k% y3 V2 X" f% e# \# e李工，补充下，需要的是原理图中导出的带网络名的管脚列表。。。

usm4glx

3 r3 ]1 \" {$ F2 W
) R9 L% }) S5 j9 e+ U; T+ S3 D$ V% q李工
4 `8 Y% m  V: R% f用DXDESIGNER 画原理图在进行CROSS reference这步时出现
+ h. F$ O' P; @+ _+ d: kscout: Error 188: Locked objects detected (close schematics).
查找其HELP文档好像还没有Error 188的解释，这是为什么啊