|
|
1 第1章 常用封装简介 67 n8 ^7 }: C1 g- f: H7 Q& |
1.1 封装 6
6 C0 f6 |# c/ d7 @' a% }# x1.2 封装级别的定义 6
! O0 ~: m7 ~1 @' j7 `1.3 封装的发展趋势简介 65 y. R f3 n% ?: q1 b9 L' }
1.4 常见封装类型介绍 9( u8 n o! n/ n, v4 l) d
1.4.1 TO （Transistor Outline） 9
+ y1 l$ e" @7 X- C1 H C& {4 [1.4.2 DIP (Dual In line Package) 9
9 s3 r A0 m5 p7 O( j0 t5 E1.4.3 SOP（Small Out-Line Package）/ SOJ（ Small Out-Line J-Lead Package） 10" X' Y) U H# ~8 C( k- h
1.4.4 PLCC (Plastic Leaded Chip Carrier) 116 W1 f9 d: D0 P6 Z
1.4.5 QFP（Quad Flat Package） 11
5 s) r, ^8 N+ i3 j" U1.4.6 QFN(Quad Flat No-lead)/LCCC(Leadless Ceramic Chip Carrier) 16
+ q9 G& _/ r2 h$ e" q* x) r1.4.7 Lead Frame进化图 177 V1 S5 N0 M$ d8 H9 ^
1.4.8 PGA(Pin Grid Array Package) 174 `: d' ` f' \5 _: d' Q; X( e
1.4.9 LGA (LAND GRID ARRAY) 182 `! e1 m* T! N
1.4.10 BGA(Ball Grid Array Package) 185 j6 p( q0 u$ Z
1.4.11 T BGA (Tape Ball Grid Array Package) 19
% J( r% {/ `0 y, w3 Q; i7 u1.4.12 PBGA (Plastic Ball Grid Array Package) 203 l* Y$ _, y9 X( W7 K5 d$ ]: n
1.4.13 CSP Chip Scale/Size Package)/ FBGA (Fine Pitch BGA) 21/ S( D- J' {) D5 Z
1.4.14 FC-PBGA(Flip-Chip Plastic Ball Grid Array) 22* q/ b7 c* g3 J+ f: h
1.4.15 WLCSP（Wafer-Level Chip Scale Packaging Technology） 23
- E1 K! B; i" C- w- A1.4.16 MCM(Multi-Chip Module) 251 Q9 Y6 v9 V* M4 {
1.4.17 SIP（System In Package） 26/ h2 _+ a) o! k9 T$ U& Q. R2 y! \5 e
1.4.18 SOC 27, H& `6 s( v8 }$ r( S: A+ F6 a) a
1.4.19 PIP（Package In Package） 30
2 ], A5 ]' U" A6 p& `+ ^1.4.20 POP(Package On Package) 30; D- L) v& N4 ^( c! n
1.4.21 TSV (Through Silicon Via) 32# i$ Z* |3 x" ~" i& c& N
1.5 封装介绍总结： 34
/ o2 \8 s! Z' L. ]4 K h1 第2章Wirebond介绍 5
* g( \' w# I1 B5 H1 i( t/ O$ x6 ~4 v1.1 Wire bond 特点(成熟，工艺，价格） 5
% I: F& o+ f5 u) r1.2 Wribond的操作过程(每步骤有图) 8
2 q: b1 R& D7 G$ Q' q- q1.3 哪些封装适合于使用Wire bonding工艺 12
" H+ Y! W4 }1 i+ N. w6 t5 U1.4 Wire bonder机器介绍 14$ r! Q( J y/ H) ?# A
1 第3章 LEAD FRAME QFP封装设计 6
" c" ?) \/ O5 c: p$ V) P1.1 QFP Lead Frame介绍 6
% i' l4 [/ Z v1 h8 f6 `: e& c1.2 Lead frame 材料介绍 81 ], F9 O+ ]0 R7 b4 G9 c, p. c! \
1.3 Lead frame design rule 8
" u5 y% P @, G! F9 w$ m1.4 QFP Lead Frame 设计方法 10& c8 y' x1 n; J' d# P) G7 y
1.5 Wire Bonding设计过程（以autocad为例） 17+ h* B2 u2 U8 C2 Z: S+ W' J2 W
1.6 Lead frame Molding过程 22
9 E" l+ O6 {# D; I1.7 QFP Punch成型 (整块没Punch lead frame的图) 244 M$ h6 {+ J! v# {- _
1.8 常用Molding材料的一些介绍 26* u2 r- E, O( v, v9 L
1.9 QFP lead frame生产加工流程 28
! g7 d& w2 p; c e; |
) {" t& h/ Q( s6 X# c第4章 PBGA封装设计 7( I8 o, F. Q" v- W
1 WB_PBGA 设计过程 7
9 E7 I3 B- H5 b% U+ t* x6 W1.1 新建.mcm设计文件 7" X3 D# A/ Y5 p! `7 V
1.2 导入芯片文件 8* C- L" W! ?6 m' j: L' w
1.3 生成BGA的footprint 13
; b% P) [. r7 A- ~# R( Z! r1.4 编辑BGA的footprint 17: }% w/ [) }* _
1.5 设置叠层Cross-Section 20) H% X7 x" X8 B1 j
1.6 设置nets颜色 210 o4 H% l( l) W8 O7 B: t9 C! O
1.7 定义差分对 22& J0 Y3 I- v" c/ |
1.8 标识电源网络 23
. I. A9 ~$ M! F( f- \% g; \1.9 定义电源/地环 24
" w" j1 E* Q! B! b, u1.10 设置wire bond导向线WB_GUIDE_LINE 27* j+ _. K) C, V: ]9 ^0 I
1.11 设置wire bond 参数 30
3 v+ Q9 I4 c; x' H1.12 添加金线 wirebond add 34& o1 f* N' B6 x) g4 m H" Y
1.13 编辑bonding wire 36; l- g, a; ]0 Q- V& U7 E% M
1.14 BGA附网络assign nets 38
+ t3 p9 K) |& d8 ]: D/ j+ f1.15 网络交换Pin swap 42' i5 T+ b2 u0 X6 l) E
1.16 创建过孔 44
# I9 _$ ]0 @. |0 o. F; x. x" b% }1.17 定义设计规则 468 ~ }8 y! X9 n3 s3 s0 c
1.18 基板布线layout 49; N# Z' B- I. J2 X! X
1.19 铺电源\地平面power/ground plane 51. c0 U4 ]! M: R4 S
1.20 调整关键信号布线diff 53
1 X5 h8 L9 d3 A% D1.21 添加Molding gate和DA fiducial mark 562 o+ A* N" z4 C) a+ _" E
1.22 添加电镀线plating bar 58
+ g$ q# s k G0 V1.23 添加放气孔degas void 62# n: Q% A/ j! I- N A
1.24 创建阻焊开窗creating solder mask 644 S4 G5 H4 S( y& e+ a1 i: B
1.25 最终检查check 677 B: p2 a# T( Z8 j) }3 k- N
1.26 出制造文件gerber 68
! A% I/ W& B1 R1.27 制造文件检查gerber check 72
% A' ^: X; B* z1.28 基板加工文件 74
2 U E/ d; K- Z, S- `6 I) o3 r9 U7 \1.29 封装加工文件 75
* U! X! E$ l* j2 h+ \* s5 U0 U; c! n7 f) F1 A& Z: J# j+ T
1 第7章 pbga assembly process 7
7 Y; I3 ~) _6 b$ `* N- R/ d$ d0 I0 J( @1.1 Wafer Grinding(晶圆研磨) 7
2 `$ [; N1 e6 _1.2 Wafer Sawing(晶圆切割) 9
# n! H3 u' H/ u! b4 i8 |1.2.1 Wafer Mounting(晶圆贴片) 10% x3 J1 o2 {* }; n$ z
1.2.2 Wafer Sawing(晶圆切割) 103 _" e3 G5 ]" R/ r& t
1.2.3 UV Illumination(紫外光照射) 11
6 v3 g1 m3 H4 R9 l& `9 r1.3 Substrate Pre-bake(基板预烘烤) 113 r9 K3 r1 H% P% Q* I! ^8 }
1.4 Die Attach(芯片贴装) 12
& L* C" g% Q' w1.5 Epoxy Cure(银胶烘烤) 14" j3 K1 u( V( n
1.6 Plasma Clean (电浆清洗Before WB) 14# t$ q0 N$ e7 g
1.7 Wire Bond(金丝球焊) 15
# x% U- ~0 T8 ~$ l/ Z1.8 Plasma Clean (电浆清洗Before Molding) 17
2 d. r9 s4 Z9 G6 D2 w: Z1.9 Molding(塑封) 188 t: Y5 ?. S- l, t& n. G
1.10 Post Mold Cure (塑封后烘烤) 194 H" n T! O. s0 o1 t. b
1.11 Marking(打印) 20
) y C1 N: o% m1 }0 I* }1.12 Ball Mount(置球) 22
: s5 g, t, L O3 f1.13 Singulation(切单) 22
$ j( B. j" `; V* @% D! Q1.14 Inspection(检查) 23- l9 M8 d2 X. O% \; m
1.15 Testing(测试) 24
- I R( V! ?0 {- ^1.16 Packaging & Shipping(包装出货) 25
* j8 U4 G8 W& H, [( T9 g8 R7 j$ Y2 D: Y; R( [' g
1 第6章 SIP封装设计 82 @, f/ }9 B2 ^8 T
1.1 SIP Design 流程 9
# e; d4 x! S |1.2 Substrate Design Rule 11
+ ~ `: q, c Z! c/ G0 W4 o1.3 Assembly rule 14
# H$ ^2 v: c* I9 e! S1.4 多die导入及操作 169 m6 P1 i6 K, n; ]- {. H3 O$ o
1.4.1 创建芯片 16* c1 O0 d8 K/ r. D
1.4.2 创建原理图 34
4 e9 X, u+ Z. ^# E! C1.4.3 设置SIP环境，封装叠层 36
( R, ]4 N9 C4 [+ ] a+ u0 e1.4.4 导入原理图数据 42
; Q: [; y8 C2 \8 R! ?1.4.5 分配芯片层别及封装结构 46' {+ p5 w$ K+ B8 w- R
1.4.6 放置各芯片具体位置 49( F. l8 t/ A; x. i2 y. r
1.5 power/gnd ring 45
" Q8 G4 f6 n& ~- B6 r3 A; B1.6 Wire bond Create and edit 59
2 e% U. K- K2 X5 |1.7 Design a Differential Pair 68
& P6 t" S# B J6 k1 C9 i& m1.8 Power Split 737 i4 A+ E* ^$ x' R/ j
1.9 Plating Bar 78# R& C$ H4 t; ~& Z5 c2 i
1.10 八层芯片叠层 83
1 r! b: ~5 G: S6 p2 q3 o1.11 Gerber file/option 83
/ H6 l$ R9 z1 y; N3 A1.12 封装加工文件输出 91( ~. u# Q7 Q7 O( Z
1.13 SIP加工流程及每步说明 100
/ J! I8 W( g7 q: Q- `5 s1 第7章 FC-PBGA联合设计 7) q2 c5 S9 {- o! U4 w
1.1 高PIN数FC-PBGA封装基础知识 7 i% t& G" Z" Y7 @1 e i ^+ D
1.1.1 高PIN数FC-PBGA封装外形 7
* T: O5 i$ d0 K- O1.1.2 高PIN数FC-PBGA封装截面图 7/ P' [+ U* X) Q2 { [- I
1.1.3 Wafer 8' A6 ^0 l5 y( ^. { _5 ?, | m( q
1.1.4 Die/Scribe Lines 8
: F4 e$ A! d& m, }1.1.5 MPW(Multi Project Wafer) 8( ^" E9 ^) K. J0 B
1.1.6 BUMP(芯片上的焊球) 9
% u6 H/ g% x; K' ?( ~1.1.7 Ball(封装上的焊球) 9
3 c! _5 {2 |9 z- c) r1.1.8 RDL 10
# U1 z, p. T( g: L& p' R1.1.9 SMD VS NSMD 11% c! |2 a2 w) ^: a7 z
1.1.10 FlipChip到PCB的链路 12; S, ]0 w6 ?. x; D7 D2 [) V
1.2 封装选型 12( v4 x9 X( s, P( E3 E" \0 l) c; Z
1.2.1 封装选型涉及因素 12, h/ f: ]: A n2 ]1 A! z1 Y
1.3 CO-Design 14* H$ K1 r; W T; A( Y8 r G
1.4 Vendor推荐co-design的流程 14
) X9 h; J, W2 n- ~: G1.4.1 Cadence的CO-design示意图 155 o1 u" U# @. R6 M; a, I8 ~
1.5 实际工程设计中的Co-Design流程 16
* U7 p6 M& O! E: a* s1.5.1 Floorplan阶段 18) G1 E: y- T0 T5 y8 ^& P
1.6 FLIPCHIP设计例子 29" P; `8 i& i% L4 W2 I) u# }
1.6.1 材料设置 29! I) V6 e0 x5 Y1 b- g; N, U
1.6.2 Pad_Via定义： 32" `' W9 G' ~/ z- a
1.6.3 Die 输入文件介绍 34) ^6 L r8 @% e5 s; @, \' E
1.7 Die与BGA的生成处理 34! \8 D, ]# a) r, K- X+ i& v, N
1.7.1 Die的导入与生成 34: }# f( @0 H7 Y# r. r6 W
1.7.2 BGA生成及修改 38
* F7 k+ G* J* u( n. S* R$ |* [1.7.3 BGA焊球网络分配 448 d/ \ o$ v$ l+ y7 A6 P$ P- i
1.7.4 通过EXCEL表格进行的PINMAP 47# F0 i7 G- @% r
1.7.5 BGA中部分PIN网络整体右移四列例子 48$ A' O; z# ~1 ^/ @" c
1.7.6 规则定义 51& C4 h- e! x7 @
1.7.7 差分线自动生成方法2 58" @: p$ d9 t( N( h9 |/ K9 p. |0 E$ \+ c
1.7.8 基板Layout 58
- p3 l" @: {2 E5 p5 g. ^- j1.8 光绘输出 649 w$ K* _; {6 l* w
1 第8章 封装链路无源测试 5
" F; k+ f5 C: W3 v/ O4 B, B1.1 基板链路测试 5" |) O4 e/ e( Z0 A( }
1.2 测量仪器 5- t& j' x& v5 E
1.3 测量例子 5# N$ E# E! d( Q: v1 M
1.4 没有SMA头的测试 7% ]( F# z: g1 Z+ D$ B/ E# }* x
1 第9章 封装设计自开发辅助工具 53 j& Q7 b3 a3 a: _7 n0 I
1.1 软件免责声明 5
, g b0 a W# l' n) ?' s1.2 Excel 表格PINMAP转入APD 63 X# @1 z0 J( P& C" Z) J* [% p. t. c
1.2.1 程序说明 6
5 B8 K, b9 e, N2 e9 e1.2.2 软件操作 7
$ r# U0 [7 l' J. x1.2.3 问题与解决 13
- p0 Y' [( ] t! p" }; O1.3 Excel PINMAP任意角度翻转及生成PIN NET格式 14
; ]1 g) N+ ?$ D1 E1.3.1 程序说明 14
* p3 d+ u m3 d/ h6 w/ |7 c1.3.2 软件操作 14, `- ~+ _! V" }6 `8 G5 J
1.3.3 问题与解决 18
. S5 `2 k; l% m6 H, H1.4 把PIN NET格式的文件转为的Excel PINMAP形式 184 ?. M. B+ e* N0 Q
1.4.1 程序说明 18, v# F; V. {4 k3 \. q! Q, y
1.4.2 软件操作 19
. |( v7 F2 J, [2 d1.4.3 问题与解决 20
! b1 j1 p) S9 }" C5 O3 @! C |
|
楼主: amao
[复制链接]
/1 
发表于 2015-1-30 13:14
楼主
好书，推荐！
支持一下