大家讨论一下关于ddr2的布线规则

diyming · 发表于 2010-7-7 13:53

谢谢

robert-pcb · 发表于 2010-7-7 14:14

回复 7# rjc

如果下下来觉得对于下载者来说没有什么价值的话就不会谢谢了！

rxcc · 发表于 2010-7-8 20:53

谢谢！

hagelee · 发表于 2010-7-8 22:22

DDR走线要求一般指的是等长要求。阻抗这些需要计算还要考虑叠层结构。由于DDR2是BGA封装，线太粗肯定走不出来。信号线一般5~8mil左右。
不同参考设计要求可能不同，但是思路基本一致的，就是规定clk DQS信号最大长度不超过多少，然后就是地址线跟clk之间差值不能超过多少；DQS跟data走线之间不能超过多少；clk跟DQS之间的差有不能超过多少；通过层层限制，DDR走线基本就确定了。
个人的一点理解跟大家分享下，不对的地方大家再探讨。。

moybe · 发表于 2010-7-12 16:57

多谢分享

女、未嫁 · 发表于 2010-7-12 17:18

先下载下来慢慢看谢谢

最最想念你 · 发表于 2010-7-12 18:12

谢谢。

cxt668 · 发表于 2010-7-13 08:52

来学习一下！！

xmlaixm · 发表于 2010-7-13 10:20

顶顶！！！！！！！！！！！！！！！！！！！

WANGHUI6KISS · 发表于 2010-7-13 14:29

非常感谢

toryli · 发表于 2010-7-13 15:41

谢谢诶分享一下

lixc2008 · 发表于 2010-7-13 21:47

alexkeli 头像好霸道

Fibre1982 · 发表于 2010-7-26 16:13

感谢

xiangjin19 · 发表于 2010-7-27 22:36

非常感谢

protel-qing · 发表于 2010-7-27 23:53

支持多谢啦

		自动登录	找回密码
密码			注册

大家讨论一下关于ddr2的布线规则

推荐内容 /1