【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

schx · 发表于 2013-2-8 16:26

来学习

骑驴找宝马 · 发表于 2013-7-5 10:49

大师级的帖子，感谢几位版主！

小懒懒 · 发表于 2013-8-22 11:36

长见识了

jinbo · 发表于 2013-11-24 13:43

不错非常感谢呵呵顶支持

hugeme · 发表于 2013-12-16 16:05

问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的就是包含logic delay的TCO呢？

hugeme · 发表于 2013-12-16 16:06

forevercgh 发表于 2008-4-24 10:38
! E. E4 Q7 t2 B% C. _4 _兵马未动，粮草先行。
/ S, }* Q; ^: y; K! I! A3 @先从时序分析的一些概念入手。
) T3 d: C3 F5 g9 C3 q3 a

问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的就是包含logic delay的TCO呢？

917406525 · 发表于 2013-12-30 08:21

917406525 · 发表于 2014-1-11 08:38

cousins · 发表于 2014-1-16 17:31

hugeme 发表于 2013-12-16 16:06
5 _5 P4 G8 C1 d4 e3 Q问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的 ...

不要抓Vmeans
抓Vthreshold
timing 应该以读AC threshold和DCthreshold为准
通常是包含了TCO的，具体你可以咨询供应商
况且你再设计的时候一定会保证建立裕量和保持裕量，TCO通常是不会大于整体skew的

caobolj · 发表于 2014-1-27 09:52

学学

fangjunjie · 发表于 2014-4-3 17:10

看啊

hero1380 · 发表于 2014-5-4 17:19

forevercgh 发表于 2008-5-20 12:37; }+ T$ A! a9 p1 L5 U8 R% m
需要罗嗦一个问题，所有的参数的采样点都是pin，而不是die（大家基本都在使用的可不是裸片，没法die上直接 ...

如果说所有的参数的采样点都是pin，而不是die，对于测试来说是方便了，可是和allergo定义的first switch/settle time貌似die啊，如果是pin，那应该是对应图中红圈中的点，不知道我说的对不对。

xiaomujie · 发表于 2014-5-22 17:42

支持！

huchunjie2011 · 发表于 2014-7-22 17:29

厉害，能整理能资料就更好啦

XPH · 发表于 2014-8-26 23:27

此帖已沉

		自动登录	找回密码
密码			注册

推荐内容 /1