|
|
两年拉线工试一下。9 ~# W; b( z _
1，pcb上的阻抗怎么控制？/ G5 ?- k4 \; `6 c& n' I7 J- n/ A
板材、板厚度、PP片厚度、线宽（差分线线距）来控制信号线阻抗。1 |9 U. d V, m) y
2，信号线的传输速率是多少？( ^9 T5 H; S; n# C; [
约等于 Er^0.5*光速( c0 L" N" j& D% |
3，CMOS器件输入管脚在电路中要如何处理？为什么？! ~7 c4 o0 `. C
接上拉或者下拉电阻，输入高阻。
|8 u: q8 R3 P, e& o4，TTL电路不能直接驱动CMOS电路的原因是什么？0 \3 M; R5 e) `) {
TTL跟CMOS定义高低电平不同。TTL 高>2.4V，低电平<0.4V;CMOS VCC 0V, i2 D: M' D2 J* V2 @
5，较长的时钟信号要走带状线的原因是什么？6 ]! g9 C' Z5 B! D
长的时钟信号容易被干扰也容易干扰其他信号，带状线一般上下两层都有屏蔽层。
4 f# \' }" D: n4 c& ] G6 q6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。5 `" f( z; {! m$ e% W$ Q
要错开两排焊盘吧! J1 M+ J3 ^! t% a! G& _: p5 N
1 2跟3 4中间距离远点，中间还是要T点，两两菊花链。跟核芯基本成对称
; K* r) q j* |( C8 ?4 Z末端匹配靠近两两中间的T点，时钟匹配靠近DDR
& c: M& G* v* o' I其他没有太多要求吧，跟核芯距离适当点。
" W. O7 L, u& M7，ODT信号有什么作用？layout应如何处理？7 R6 W q# L& {4 u
ODT就相当于一个末端匹配。跟地址控制一起等长。; X/ d6 Q$ }- u3 A( B( j
8，VTT和VREF是否能共用？为什么？/ n E- O; M! f T& d) c. O/ T& H/ b
不可以。VTT一般是给终端电阻用的，VREF精度要求高，共用容易被干扰。
) ~& ]. x: r& s9，DDR3的最高工作频率是多少？
V( [6 n6 Y7 D) I3 a. P1.6G？
* t: w8 P# @: v" z; a. M9 Z+ G10，多片DDR3为什么优先走fly-by拓扑？
. R; k( R1 n {# g" {, _- R也有走星型的，只是从信号完整性来看fly-by更好。 |
|
楼主: jimmy
[复制链接]
/1 
发表于 2014-6-1 09:53
