|
|
两年拉线工试一下。- a- {' u! C& H& K J
1，pcb上的阻抗怎么控制？
. u. Z0 A, f- X$ C板材、板厚度、PP片厚度、线宽（差分线线距）来控制信号线阻抗。% u9 r q; u! _" Y( G6 E
2，信号线的传输速率是多少？6 e' N1 u' Q. a, a( e/ @
约等于 Er^0.5*光速
5 A3 r( H' F3 o! k" u3 N4 \3，CMOS器件输入管脚在电路中要如何处理？为什么？
% P' Q5 a( Y: |: I接上拉或者下拉电阻，输入高阻。
) I. y! j' g- q" ~4，TTL电路不能直接驱动CMOS电路的原因是什么？
H- h5 k6 V% D9 cTTL跟CMOS定义高低电平不同。TTL 高>2.4V，低电平<0.4V;CMOS VCC 0V6 W- R, u! a7 m+ `# r& t
5，较长的时钟信号要走带状线的原因是什么？
' u& ^7 q+ G6 i" J长的时钟信号容易被干扰也容易干扰其他信号，带状线一般上下两层都有屏蔽层。! ?, u; p/ g& Z5 Q' K" w
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。" L" H6 R. P' M2 D5 O4 q; d
要错开两排焊盘吧
! K5 L4 p, G) S1 Q1 2跟3 4中间距离远点，中间还是要T点，两两菊花链。跟核芯基本成对称: |+ f; |+ P |( ^% O
末端匹配靠近两两中间的T点，时钟匹配靠近DDR
0 D0 @: Y4 D; B7 x1 z其他没有太多要求吧，跟核芯距离适当点。
4 F# v- N0 ]2 T7，ODT信号有什么作用？layout应如何处理？
: @. L$ F6 [6 F0 _8 ]- OODT就相当于一个末端匹配。跟地址控制一起等长。4 p9 T" V# Q, ~1 e
8，VTT和VREF是否能共用？为什么？
' \4 h% h2 H9 {! P# ]5 u不可以。VTT一般是给终端电阻用的，VREF精度要求高，共用容易被干扰。 j, n4 E3 Q- J. u. y: ~
9，DDR3的最高工作频率是多少？
6 a8 s. X9 h+ [1.6G？
7 w/ A" z0 f c8 D( f2 R. v+ i; ?! N10，多片DDR3为什么优先走fly-by拓扑？
3 k6 f" B" \: W也有走星型的，只是从信号完整性来看fly-by更好。 |
|
楼主: jimmy
[复制链接]
/1 
发表于 2014-6-1 09:53
