capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

leavic

30# zyylover
" U6 H' C7 s- z5 G3 H* }# h1 Q0 ^* C% N" f试试这种做法：
2 j' j" P8 k( F在系统环境变量中加入一个变量：IGNORE_PROP
5 {' b% Q1 }* H: J: B7 w变量值为：device

这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。

lindawang117

前一阵子刚弄明白，现在说起的确需要总结一下。

zyylover

31# leavic
- ?" x- S. J9 g( J5 i是在“我的电脑---->属性---->高级---->环境变量”这里面设置吗？
/ b+ Y2 L' H' e. e2 D其实我一直没搞懂安装软件时就要设置的这个东西有什么作用，呵呵！我去试一下你说的方法。这样做对我的PCB板不会有任何影响吧？！

leavic

33# zyylover
; \* N: h0 D4 ]6 p. ~% U* B! B这个变量就是转么为过去老的网表转法中元件device属性相同而导致无法使用新转法而设计的，会自动忽略这些相同的device属性。

xinghong3208

了解了

zyylover

嗯，知道了。

lml2525

大家讨论的很精彩，学习了。
+ L" g2 B+ ^2 X! d2 t- h8 `36# ZYYLOVER 环境变量改了之后，是不是就行了？

yinyin

学习中

榴莲之乡

6楼的：
#  这个是非法字符。

lcywzg2008

学习先

yiwei

学习了

123mcu

allegro 15.2中DXF输入的注意事项
# p6 k, [  R$ _' o- x

3 @" G+ q! i  j+ l0 i1. DXF文件所在目录的所有文件夹均不能包含有空格，在有空格的文件夹里输入DXF文件失败后，需将有空
! J+ ^. y: {2 j' i5 B
8 Q$ M; ~5 y( q3 k/ \3 b) C7 N- e格文件夹的空格符号去掉，或将DXF文件放入无空格文件夹内，然后必须重新选 “File - Import - DXF "

  }; `4 s+ S3 y8 v命令。

2. 输入到 ALLEGRO 里的文件将按 CAD 里的原点值。

123mcu

Capture转allegro 15.2网络表的注意事项
/ F, `& q# W+ @* R0 L; }

& s. X7 o. `  R( }" P1.原理图与PCB封装的管脚号不能多，也不能少。
# ~/ S' B& B+ I0 B8 W; s2.原理图和PCB文件名不能是中文。
+ j: W0 v. Z( J( J6 {7 p: Y3.在原理图编辑器里编辑元件（edit part)时,不能增加元件脚。
1 F& v6 I& H: P7 f+ q1 d' g* E  r4.不能从其它原理图里COPY PART 到正在编辑的原理图内，否则不能生成网络表。
5.元件脚的名称Name和管脚号Number不能有重复。
' m+ c5 z1 y$ f$ T8 p7 X$ X; S. w6.Capture元件库里的元件名称不能含有中文.

flylxt

30# zyylover
5 l0 r/ P. O2 B, m) ^3 X/ ]试试这种做法：
. V) y( b# z" _- w& Y- u在系统环境变量中加入一个变量：IGNORE_PROP
' v( H, F$ D) Z: Z变量值为：device
4 X* q* c3 V; y2 a4 R
这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。
9 {+ X- \. L0 O7 q1 d" uleavic 发表于 2009-5-16 09:39

" p' e" c" {+ K2 x' t/ s学习了，谢谢！

oulen

学点英文看懂提示就好啦，慢慢积累吧