capture导allegro的网络表是很严谨的！需要满足那些条件就不会报错呢？

leavic

30# zyylover
: E& t  X3 c1 e# P/ s试试这种做法：
在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device

这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。

lindawang117

前一阵子刚弄明白，现在说起的确需要总结一下。

zyylover

31# leavic
是在“我的电脑---->属性---->高级---->环境变量”这里面设置吗？
其实我一直没搞懂安装软件时就要设置的这个东西有什么作用，呵呵！我去试一下你说的方法。这样做对我的PCB板不会有任何影响吧？！

leavic

33# zyylover
这个变量就是转么为过去老的网表转法中元件device属性相同而导致无法使用新转法而设计的，会自动忽略这些相同的device属性。

xinghong3208

了解了

zyylover

嗯，知道了。

lml2525

大家讨论的很精彩，学习了。
# c# N" [$ y7 v6 F% \' I: u36# ZYYLOVER 环境变量改了之后，是不是就行了？

yinyin

学习中

榴莲之乡

6楼的：
' _2 N/ l% U( g/ u( w: ^#  这个是非法字符。

lcywzg2008

学习先

yiwei

学习了

123mcu

allegro 15.2中DXF输入的注意事项

0 l; x; I  E6 d  Z7 G4 N
1. DXF文件所在目录的所有文件夹均不能包含有空格，在有空格的文件夹里输入DXF文件失败后，需将有空
1 c! T% Q* D; c6 z. j
) _% l5 G9 i0 |" i格文件夹的空格符号去掉，或将DXF文件放入无空格文件夹内，然后必须重新选 “File - Import - DXF "

- I2 K$ `6 W7 k  g" |* I: {命令。

2. 输入到 ALLEGRO 里的文件将按 CAD 里的原点值。

123mcu

Capture转allegro 15.2网络表的注意事项
' A9 S+ L$ c  I1 U+ p) g
% b" v4 J( u" r' _" N
& e( b" P. P3 W: }2 b1.原理图与PCB封装的管脚号不能多，也不能少。
2.原理图和PCB文件名不能是中文。
# E  T- q7 n* }# x8 f3.在原理图编辑器里编辑元件（edit part)时,不能增加元件脚。
3 K( x' y/ y5 ?1 F5 w0 N2 C2 C4 Q# P4.不能从其它原理图里COPY PART 到正在编辑的原理图内，否则不能生成网络表。
5.元件脚的名称Name和管脚号Number不能有重复。
! b7 Y' N* v' ^% p$ ~+ u6.Capture元件库里的元件名称不能含有中文.

flylxt

30# zyylover
0 R/ W, y( f7 e! M1 a+ Y& p0 t1 u试试这种做法：
在系统环境变量中加入一个变量：IGNORE_PROP
变量值为：device
4 x) n' w& x, p; d
这个变量可以忽略device值的设定，即使不删除device属性应该也可以正常导出网表。
5 ]& `  _4 W0 g. H9 Uleavic 发表于 2009-5-16 09:39

# x" v& y! G4 z7 z. T学习了，谢谢！

oulen

学点英文看懂提示就好啦，慢慢积累吧