找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
楼主: dzyhym@126.com
打印 上一主题 下一主题

Polar使用和阻抗计算及设计注意事项

[复制链接]

0

主题

111

帖子

748

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
748
31#
发表于 2016-1-12 22:51 | 只看该作者
好贴啊

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
32#
 楼主| 发表于 2016-1-13 09:37 | 只看该作者
影响阻抗的生产工序:
8 e) a2 V! z/ f1 O# B5 b1 y1 r! ]开料(芯板公差),内层制作(干膜,蚀刻,aoi检测),层压(棕化,压合均匀性),! W# n5 p" a$ \( }$ g
图形(电镀均匀性),外层制作(干膜,蚀刻,aoi检测),阻焊(厚度),阻抗测试(测试仪器)  Z. A5 ?3 n) g0 {0 A

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
33#
 楼主| 发表于 2016-1-14 08:26 | 只看该作者
阻抗测试条! l6 B/ ~; N! u7 p3 o5 s- i( K

7 [% l, }  r% E2 S" K

2016-1-14 8-27-58.jpg (64.14 KB, 下载次数: 1)

2016-1-14 8-27-58.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
34#
 楼主| 发表于 2016-1-15 13:38 | 只看该作者
阻抗测试原理% ~" h' s$ n6 K, @/ \* [
阻抗测试就是在示波器发出一种脉冲波后,同时接收其反射波,然后将此两种脉冲波对比分析,从反射能量的大小得出阻抗值
0 ^9 |/ V* f  H, j& g6 r5 m
1 D; [  @6 S* y9 V) ^+ X+ C1 _" ]3 z) k1 w$ _0 A

2016-1-15 13-40-07.jpg (37.22 KB, 下载次数: 1)

2016-1-15 13-40-07.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
35#
 楼主| 发表于 2016-1-18 10:40 | 只看该作者
阻抗测试的一些仪器. {, ]: H8 K& a; G
. J( F; \7 g- T9 r; D8 [

2016-1-18 10-42-00.jpg (40.77 KB, 下载次数: 1)

2016-1-18 10-42-00.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
36#
 楼主| 发表于 2016-1-19 08:59 | 只看该作者
阻抗控制生产上的难点:
7 A5 b# l. l% @  Y  A. F6 H2 g线宽公差:
5 F( P5 z1 p% a) o+ M线宽/间距越来越小,线宽精度难以达到+/-10%;4 v' X; |3 ?/ \# Q" B: m
外层电镀均匀性问题,不同图形铜厚差异大,导致线宽不一致;5 Y& E/ S. m* n
介质层厚度:+ j0 o% L- p8 H+ u
图形分布不均,导致介质层厚度不均匀,阻抗出现波动。
' Y- N. K% [8 @6 T* VDk取值
) |4 U" [: G7 x6 A+ o5 A" I不同方法测试Dk值不一样,难以获得准确Dk;7 d" r3 D# I# @4 u$ Y: a
铜厚4 C/ H" L) L8 D
外层图形电镀流程,铜厚受电镀参数、图形分布均匀性、挂板方式等因素影响,铜厚波动较大。  Z/ i( F! e8 B8 Q

" D% V& g6 n% q5 }

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
37#
 楼主| 发表于 2016-1-20 12:56 | 只看该作者
阻抗未来趋势
9 _( P" k" a& Z1 @- T. n) f阻抗精度更高+ Y( J* H& m$ M  o2 e) G
# S& z; Y7 t  m' a! i% K7 B/ `3 e
线路质量要求更高7 d2 c4 D% l% d+ E+ |( j; ^; b' u& q
线路粗糙度更低
- a8 j/ u7 y6 i" _

: x5 }- P3 N1 D% N7 r) K9 X1 k, y要求进行损耗测试
5 D* `5 l8 V2 {, a  Y阻抗过孔设计# n8 k- k; u$ k0 P

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
38#
 楼主| 发表于 2016-1-21 13:39 | 只看该作者
典型电路阻抗推荐值% |3 l8 L# ]7 f. @6 j4 ~! B% X

3 K  i6 A. z1 t7 U  E
, y) J+ o- z  I" O5 e, _) T

2016-1-21 13-41-41.jpg (19.27 KB, 下载次数: 1)

2016-1-21 13-41-41.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
39#
 楼主| 发表于 2016-1-22 09:05 | 只看该作者
常见的一些信号阻抗控制
  p$ n& d, N- b0 h  z+ ~! I
3 r3 Z, A' v9 v/ q9 Y/ k5 o" \

2016-1-22 9-06-12.jpg (27.31 KB, 下载次数: 1)

2016-1-22 9-06-12.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
40#
 楼主| 发表于 2016-1-25 09:00 | 只看该作者
微带线计算公式:
: I! s9 I, k+ L% o$ R5 V
9 t5 L* Q' i3 V+ d

2016-1-25 9-01-13.jpg (82.4 KB, 下载次数: 1)

2016-1-25 9-01-13.jpg

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
41#
 楼主| 发表于 2016-1-26 09:23 | 只看该作者
带状线计算公式(对称)
0 e& q% J7 p. G+ y) E2 S1 g. _
- I$ A$ m& z  U' j( J# z

2016-1-26 9-24-04.jpg (90.78 KB, 下载次数: 1)

2016-1-26 9-24-04.jpg

35

主题

632

帖子

3221

积分

五级会员(50)

Rank: 5

积分
3221
42#
发表于 2016-1-26 20:54 | 只看该作者
真好!希望楼主能以具体的实例讲解一下!比如4层和6层板

点评

阻抗实战就是实例呀 以6层为例子的  详情 回复 发表于 2016-1-27 13:06

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
43#
 楼主| 发表于 2016-1-27 13:06 | 只看该作者
linyuanfei 发表于 2016-1-26 20:543 v# H5 |+ c, j0 [
真好!希望楼主能以具体的实例讲解一下!比如4层和6层板
: d1 P4 K1 K! ~* F
阻抗实战就是实例呀 以6层为例子的
; A' K5 X# X2 P# J' L# @

95

主题

1309

帖子

4219

积分

EDA365版主(50)

Rank: 5

积分
4219
44#
 楼主| 发表于 2016-1-28 09:48 | 只看该作者
阻抗设计注意事项:% n! |2 C0 e0 _) ^7 a3 `( w
1 在阻抗计算过程中,需要充分考虑走线线宽、间距和铜厚的问题,尽量增加线宽
- K7 P0 y( ]1 Q" [) G/ W. G+ d2 通常情况下,国标要求线宽不小于0.1mm (4mil),航标 要求线宽不小于0.13mm(5.2mil)) ^0 Z5 P" U, @" t3 `7 y
3 相邻导体之间的间距要满足最小电气间距和板厂家制造工厂能力、加工误差' @; h# ?! R( {( Y0 K( ~4 e
4 阻抗线宽与其它非阻抗线宽注意要区分开来,方便后序厂家查找。特别注意单端和差分也要区分,有多种阻抗更应区分线宽(不要抓图片示意阻抗线,不方便查找)1 c. P7 T6 D0 T7 Y
5 隔层屏蔽的射频阻抗,注意隔层需要挖空,注意与旁边铜皮不要过近8 g& u3 }5 T, T8 l
6 射频阻抗线按铜皮形式走的时候,注意在文件中示意清楚,方便后面厂家人员查看( h$ @$ \. Q1 `- D  _- o
7 差分间距应设置好规则检查 避免间距问题影响阻抗: z4 ~9 @0 z- Y/ g% W) q& S# J4 Y
8 阻抗信息应有相应文档说明或信息在pcb中
4 ?4 J; }; M3 p0 o5 p1 p! b9 由于板厚限制阻抗达不到时可参考削板边控制板厚,以达到控制阻抗 详见https://www.eda365.com/thread-107719-1-1.html
9 N- A7 ]% L* f% ?; a7 A9 \7 l# u1 i- K7 O

35

主题

632

帖子

3221

积分

五级会员(50)

Rank: 5

积分
3221
45#
发表于 2016-1-29 09:32 | 只看该作者
dzyhym@126.com 发表于 2015-12-21 08:34
) I/ J* I& G7 \- E影响特性阻抗的因数   7 P* q7 ?7 `+ s$ d$ @
      1)    介质介电常数,与特性阻抗值成反比    (Er)5 t, f- M4 l1 d1 G
     2)   线路层与接 ...
* h) w+ X' [) o
请问一下:
6 X6 y0 B3 Z& }3 @% e; N2)   线路层与接地层 (或外层)间介质厚度,与特性阻抗值成正比 (H)8 N" n4 B, J/ Z" R+ R6 W5 t
这个介质厚度不太清楚,因为对板材不太懂,对于4层板 FR4 1.6mm的板件,H值通常多少呢?这个值是需要制板厂提供吗?
/ E# W" |! ^/ s$ s8 g

点评

介质厚度就是芯板或pp片的厚度 参看介质厚度17楼和阻抗实战24楼 主要是看polar计算的图和叠层对应  详情 回复 发表于 2016-1-29 10:33
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-5-24 21:05 , Processed in 0.070397 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表