allegro 无法添加过孔

catking5252

目测我也遇到与你一样的问题。我的做法：把env文件重命名。之后打开该PCB，把铺铜除去，之后就可以加系统默认的VIA了。

山石

我也遇到过这样的问题，后来发现是该网络的属性中添加了Via list的属性值，即为某个过孔的名称。但是该过孔在本地的PCB库中不存在或删除了，那么在对该网络布线时便会提示没有可用的过孔。
解决方法是：对这个网络拉一条线，Find中勾选Clines，右击线选择“Property edit”，那么就会提示它的属性有哪些，如果有提示Via List属性，把它删除即可。

sw6121403

感觉LZ是不是封装路径没设好
0 r+ J8 |: a5 E* P: Ysetup-constraints在Physical(lines/vias)rule栏点击Set Values看下里面的via list能不能看到你放到库文件的过孔。
假如看不到应该就是封装库文件路径有问题。
可以先在setup-user perference里面设置padpath psmpath devpath三个路径

周小文

终于解决了，原来是要先点击布线，在拉动布线的过程中再去选过孔，我去 ，这软件不是一般的麻烦，不按套路出牌啊

Gbingxin

0.0