《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

zhangw · 发表于 2013-6-3 17:33

li_suny 发表于 2013-6-3 17:25
4 Q' @) k, E9 @3 w这个问题比较奇怪，错误报告提示什么？1 C" u1 B0 _" i7 k8 ?
网络可以选中吗，过滤器都打开了吗？

能选中状态是locked 但是却不让解锁右下角的提示说是没有可解锁的网络。。。我们做这块1w6的板子已经出现了好几对这样的差分网络动不了的情况了但是转到ad里面又能动了。。。

li_suny · 发表于 2013-6-4 10:29

zhangw 发表于 2013-6-3 17:33
6 R( ]8 C3 y f; E" A5 T能选中状态是locked 但是却不让解锁右下角的提示说是没有可解锁的网络。。。我们做这块1w6的板子已经 ...

这个比较奇怪，
1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。
2.如果还不行，你尝试导出 Design Data，然后再导入试试。

zhangw · 发表于 2013-6-4 11:33

li_suny 发表于 2013-6-4 10:29
9 V- j4 K* H+ N2 `这个比较奇怪，: A' s0 r9 t& I
1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。) F$ f7 \/ Z- v, q
2.如果还不行，你尝 ...

恩第一种根本就不让操作第二种导data的方法倒是可以一试不过现在那板子转到ad处理去了回头找到之前mentor的文件试试谢谢李老师的回复下次试完我会跟您汇报结果的

zhangw · 发表于 2013-6-4 11:53

li_suny 发表于 2013-6-4 10:29 . x$ k! d4 H5 y$ }# m
这个比较奇怪，, h8 v* `& \5 E3 o. ^4 R
1.你尝试重新Lock，然后再Unlock试试，同时可选中其他网络做比较。7 O2 b! a6 ], V1 i
2.如果还不行，你尝 ...

李老师刚试了下导data也不行具体看截图第一张图片显示的线明明是锁着的但是我看属性它却是none 第二张图片是我试图改变它的状态但是缺改不了具体见右下角提示。。。

li_suny · 发表于 2013-6-4 12:01

zhangw 发表于 2013-6-4 11:53 2 Z5 W9 k/ l/ A
李老师刚试了下导data也不行具体看截图第一张图片显示的线明明是锁着的但是我看属性它却是none ...

关掉DRC再试试。
另外，导入时最好新建一个PCB设计，导入原设计输出的Design data,这样避免原设计中的干扰因素。

sduking · 发表于 2013-6-4 23:04

电阻电容的symbol中的pin number不能去掉，在设置中把Pin number选项去掉之后生成PCB后一看原理图，又出现了烦人的1，2，请问李老师怎么解决？

yth0 · 发表于 2013-6-5 16:41

423楼兄弟貌似选择了LOCK的线和一个或者几个没有LOCK的过孔，你看的那个属性是过孔的，他当然是none了。你可以一端一端的选择线，用工具栏里的unlock试试（不要用属性对话框，那个仅对过孔有效，单纯选择线是出不来你图示的对话框的）。

li_suny · 发表于 2013-6-5 21:47

sduking 发表于 2013-6-4 23:04
( I4 U( s8 x9 Y) o! O电阻电容的symbol中的pin number不能去掉，在设置中把Pin number选项去掉之后生成PCB后一看原理图，又出现了 ...

这两个地方都勾掉应该就可以了。

zhaoyapeng1223 · 发表于 2013-6-5 23:04

给我说一下不规则的CELL怎么做出来？

li_suny · 发表于 2013-6-7 12:10

zhaoyapeng1223 发表于 2013-6-5 23:04 ( O- U: E; [* k
给我说一下不规则的CELL怎么做出来？

这个得具体问题具体分析，应该会用到Customer Pad，可绘制出任意形状的Pad。

sduking · 发表于 2013-6-7 21:14

本帖最后由 sduking 于 2013-6-7 21:16 编辑

li_suny 发表于 2013-6-5 21:47 3 C$ E% Z0 V# o, H, i
这两个地方都勾掉应该就可以了。

我就是按第二种方法做的，多管脚的没有问题，2管脚的就不可以，真奇怪，只要生成PCB，那讨厌的“1”“2”就出来的，怎么也删不掉，直接删除，生成PCB或打印又出来了
第一个图片中的选项我没有找到，我用的是EE7.9.4

rochjpdx021 · 发表于 2013-6-8 10:09

请教李工个问题：
我这里有个WG2002建的库，我想把里边的一些封装都导到EE7.9.4建的库里，cells、padstacks都成功了，导symbols的时候试了好几种方法都不行，请问有什么办法可以导进来呢？
由于需要导的symbols比较多，手工建的话太费时间了，所以想找个方法一次性解决问题，谢谢李工回复！

li_suny · 发表于 2013-6-9 10:42

sduking 发表于 2013-6-7 21:14 * D {+ _0 F0 r2 u w
我就是按第二种方法做的，多管脚的没有问题，2管脚的就不可以，真奇怪，只要生成PCB，那讨厌的“1”“2 ...

我用的也是EE794。第一幅图的是Pin的属性，可在过滤器中之选Pin，然后框选，在属性栏即可出现图1的选项。

li_suny · 发表于 2013-6-9 10:45

本帖最后由 li_suny 于 2013-6-9 10:49 编辑

rochjpdx021 发表于 2013-6-8 10:09 : i2 U/ A. F4 { B- A9 ^2 q
请教李工个问题：1 O3 m% j0 j, Q( B
我这里有个WG2002建的库，我想把里边的一些封装都导到EE7.9.4建的库里，cells、padstack ...

那你可以尝试一下把符号都放置到原理图设计中，然后把设计升级到EE794，再从设计中提库的方法。

fenqinyao · 发表于 2013-6-9 13:41

li_suny 发表于 2013-6-9 10:45
1 z' c. h2 m, y那你可以尝试一下把符号都放置到原理图设计中，然后把设计升级到EE794，再从设计中提库的方法。

高版本的DxDesigner怎样才能打开2005之前版本的DxDeigner图纸啊？我发现从2007开始，就不能打开2005版本的原理图了。

		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

推荐内容 /1