★★★ 大家一起评审PCB ★★★

jimmy · 发表于 2016-1-12 16:16

wangs001 发表于 2016-1-4 21:14
, t6 q: }1 Q" b5 ~感谢jimmy大神的费心点评，学到很多东西。
( [. n% s7 L. {3 [: w- k% O
9 T+ S4 w" v7 q1 V关于时钟我目前有点疑问，现在我做的晶体在布线上是要向内 ...

你的是什么产品？

目前除射频类产品会根据需要向内多挖几层，其他产品都是只挖一层就可以的。

Lora · 发表于 2016-1-15 17:03

本帖最后由 Lora 于 2016-1-20 09:34 编辑

关注几次了，都冒看见有更新呢

Jamie_he2015 · 发表于 2016-1-22 10:17

我lay个去 · 发表于 2016-1-25 17:05

Larry_11844 发表于 2012-10-16 17:34
+ z8 }& g+ ] }7 w# r6 e你好，对你的板子又一点个人的建议，具体内容见附件0 P( ~3 C* O& e, w
补充一下，板子上的过孔，建议你除了bga里面用8/1 ...

哥们，这点评只有图，没文字说明呢？

Larry_11844 · 发表于 2016-1-26 09:40

我lay个去发表于 2016-1-25 17:055 E5 U3 P) P6 u [$ j4 ~) J
哥们，这点评只有图，没文字说明呢？

那块不明白的，可以截图，我这边现在下载不下来之前的文档

wyl577399 · 发表于 2016-3-5 13:48

怎么就不更新了，我天天等着来学习！

wyl577399 · 发表于 2016-3-5 13:54

天天闲的没事干，谁给我安排点事

梦醉人生 · 发表于 2016-3-10 11:33

klend 发表于 2013-11-4 13:41; x7 v( l6 J3 ~ W) p* J$ v
请哪个有空的帮忙评审下这个pcb好吗？
7 E( q+ U0 K# S2 W- @# j5 m1 C
, v; \- N; ] A没有答复哦？？？

怎么原理图不是用pads画的，设计的时候没有同步吗？

viviwhinny · 发表于 2016-3-28 10:38

黑牛发表于 2012-7-28 16:395 f7 j8 _8 z; f2 b# l
9根同层是指你所谓的9根信号要走在同一层，不管你IC是放哪一层的，如果走BOT9根就全部走BOT，即使是穿过 ...

3W原则对应密度高的板子根本没法考虑

xianbing523 · 发表于 2016-3-31 18:03

yijiancc 发表于 2013-10-30 14:05
0 D3 D9 t% A7 o5 j本人新手，以前一直画2层板。现在想学习下468层的。
7 L+ Z0 K, |' R* C找了个简单的排线来画四层板。因空间有限，三层有走线 ...

这个是什么板啊。是电脑内存么？

cbcb2007 · 发表于 2016-4-4 01:13

谢谢大师的分享！

xianbing523 · 发表于 2016-4-6 15:08

bin159bin 发表于 2015-4-16 21:41$ B# y$ y- L5 I+ \9 ^: v
jimmy大师来看看这个板 CPU和DDR部分给评价一下

板子画的挺好看嘛。我是小白个人感觉应该没啥问题。我不是很明白为何DDR 都是走TOP 跟BOT层。如果要打过孔的话走POWER 层参考BOT 行不行。

flywinder · 发表于 2016-4-15 18:00

jimmy 发表于 2016-1-4 10:17

难怪看着那么眼熟，原来是我11年画的板

杨悦兮 · 发表于 2016-4-30 10:49

JIMMY老师，帮我点评下这块板，双层的，转为的9.3ASC。是我们公司比较代表的板了，就是模具都开好了，但是根本放不下，有些自己很想主意按照规则来，但是技术不到家，请点评，谢谢。我自己也发现很多问题了，1：晶振电阻在另外一层，2：电源线根本看不出来主回路，3：像右上角通讯本来该地都包起来的，唉，4：铺铜我都是选择25的间距铺的，请问应该怎么铺？

杨悦兮 · 发表于 2016-4-30 11:32

发不了原理图，哎，因为有绿盾转了就锁定了。

		自动登录	找回密码
密码			注册

★★★ 大家一起评审PCB ★★★

点评

点评

推荐内容 /1