DDR参考电压被拉低，求大神解析

part99 · 发表于 2013-8-5 22:01

mylive 发表于 2013-8-5 08:29
( p [- n, U$ x, C* X n参考设计就是这么弄的。VTT及VREF都是这个芯片产生的，另外一个项目也是这么接，唯一的不同是这个! y/ x$ m5 ~' W+ m5 B! M
板子挂 ...

你的设计是对的，Vref是从LDO输出，CPU和DRAM是根据Vref来决定SSTL的终结电压。
看来有可能是你的FPGA代码的问题，spartan 6 lx150t 应该接3片1Gbit的DDR3，你的4片是怎么接的呢？

mylive · 发表于 2013-8-5 22:20

part99 发表于 2013-8-5 22:01 & \9 G- N3 ?' y- G; S0 F
你的设计是对的，Vref是从LDO输出，CPU和DRAM是根据Vref来决定SSTL的终结电压。4 K/ I& A$ K- _. e$ L x: l) K
看来有可能是你的FPGA代 ...

有四个MCB。

rgki_324 · 发表于 2013-8-6 08:19

以前遇到过类似的问题，他们的处理也跟你类似。被定义为了电源问题，在新设计的板卡上验证后，电源正常，所以极度怀疑程序代码问题。

part99 · 发表于 2013-8-6 12:22

应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

mylive · 发表于 2013-8-6 22:16

part99 发表于 2013-8-6 12:22
& _ c1 _, T/ u( x" [9 F; l- D应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

多谢，明天我咨询下做逻辑的同事看看。

mylive · 发表于 2013-8-7 21:14

part99 发表于 2013-8-6 12:22 5 i( u4 U% V6 V6 _
应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

咨询了下逻辑的同事，没有这项设置。IP生成的。

litiejun · 发表于 2013-8-16 16:25

貌似vref驱动能力不够啊 3个ddr可以换成4个就不行了。你可以看看vref电流最大多大。再看看4个ddr需要多大电流。把vref和4个ddr断开看电压是否正常。正常的话就说明驱动能力不够4个ddr的

bingshuihuo · 发表于 2014-5-23 11:12

没有结果了吗?

槊缘 · 发表于 2014-5-23 14:18

个人见解：
1、首先TPS51200的Vo和REFOUT是作为输出使用，楼主的画法有问题；
2、TPS51200给出的参考设计一般只针对1PCS的DDR来设计的。REFOUT引脚的电流输出能力有限，多片的DDR使用可能超出了REFOUT引脚的载流能力导致电压下降；
解决方法：
多片DDR3的电源设计方案可以这样：TPS51200的REFOUT引脚不使用，直接通过合适电容下拉到地；DDR3的0.75V_VTT使用TPS51200的VO输出，而DDR3的VREFCA和VREFDQ引脚使用1.5V经过磁珠和电容滤波后供给。