|
|
本帖最后由 超級狗 于 2013-6-18 01:04 编辑
9 t/ L1 m- _% h& h0 M- D4 }! w6 a2 q- j! m' i) \6 i M% H
發現這版上的高手真的不少。
+ e+ ? w- w# W$ N
, d# E7 u9 X3 q8 p不等長（Length Mismatch）造成的問題就是訊號歪斜（Skew）！訊號在 PCB 上因不等長（Length Mismatch）造成的歪斜（Skew），可依照文森．妹（Vincent.M）在 "DEG是什么单位？帮算下多宽" 一文中的敘述的公式計算得知︰
% H; @, ~% Q T1 e5 Y+ Y! \ z
, J, m7 f/ J+ \3 {( b8 YSignal Propogation Speed on PCB = C/sqrt(Er)
# g, M0 U! s* K, Z3 d" p' H8 F% @* J. C, W4 a
C = 3 x 108 m/sec 光速: n( t3 e8 j* q8 q
Er = PCB 材質介電常數，以 FR-4 而言約在 4.3 左右。: Z3 c* v. ~, A! {& A3 h) h% ]
4 L8 g+ s6 r6 j( U7 R3 ?0 K8 p
我們都希望得知設計上的一些限制是怎麼來的，但很多時候這些理論值並不是如歐姆定律一樣簡單，用一句 V = IR 就可以交代過去。) W4 P6 b5 t) i
1 N; Q; d C+ }3 u% {
歪斜（Skew）的來源不僅來自於 PCB 的傳輸延遲（Propogation Delay），傳送電路（Transmitter）和接收電路 （Receiver）也會有所貢獻。
* c1 m, o5 ]- S
1 N) n. y/ h9 P( h3 T* Q( t所以，即便是同一類型的產品，等長的要求在不同芯片廠商設計指導（Design Guide）中的建議值也會不一樣。7 o8 J9 A: G' Z% e6 l: R" v p
4 i) S) x- u3 v9 }2 C
這包含了許多因素︰
/ ^/ w9 s9 j, |8 e2 s& h- ?6 D- 芯片廠商電路對歪斜容忍度（Skew Tolerance）的能力。
- 芯片廠商預留給各種歪斜量（Skew Buget）的多寡。
- 電源噪聲（Power Noise）的影響。
- 串音（Cross Talk）干擾。1 K2 G1 @9 G: W- P
. `$ \( u' f! |$ e) E
......等等
0 i* H3 u/ ?7 Y3 r6 N6 ]$ g$ l% h- n9 c8 A
下表是美光半導體（Micron）的一份技術文件，他們針對 DDR266 預估各種歪斜（Skew）貢獻度的情形，不等長（Length Mismatch）的影響他們只給 30ps。3 r" U+ _4 ?) [2 n) F
' Z4 @" V7 @% k- g% t
希望這樣的解說對大家有幫助！
0 h1 T8 [9 c! \4 P7 R
% l; A( @! T* v t{:soso_e173:} |
|
楼主: lordace
[复制链接]
/1 
发表于 2013-6-4 14:24
发表于 2013-6-15 00:54
