在Layout的过程中，工程师的原理图通常会改多少次？？？

75484702

天翼 发表于 2012-11-28 17:23
+ k% d% q* b: o% N这个很正常，需要改，我们就积极配合改正，使我们的设计能够到达所要达到的功能。
我们可以用这种方法改 ...

pads的话 可以省略第一步的 直接把心的原理图转成asc就可以直接和PCB对比 再倒入ECO  呵呵

天翼

75484702 发表于 2012-12-1 20:49
: X9 M1 d; z9 X9 }. kpads的话 可以省略第一步的 直接把心的原理图转成asc就可以直接和PCB对比 再倒入ECO  呵呵

多谢~

lidean

搞这个的就没办法啊，要配合硬件，结构。

hui_hui0228

，哎我都已经见怪不怪了，习惯了，改是必然的，我遇见过比你更让人火的，别的不说，就到最后发gerber的阶段，发个gerber都能发个两天都发不出去，好不容易发出去了，领导说改又追回来，追回来改完又发出去，原理图又错了又追回来又改，哎来回折腾，我都没信心了，我同事更折腾，一个板子画好了，本来就将的不行了，8层2介降到6层1介画好了，又说要加一个模块，好不容易塞进去了，走线连好了又说放那里不行，关键是一开始是BBRFlayout一起看的啊，好吧重新placement，画一半又说这个项目停了，估计placement全部都要重来，一些固定器件都换位置了，奶奶地。有时候想死的心都有，真的很气人的，不过我们也只能忍了，这是必经的过程。

bobtraveltous

天翼 发表于 2012-11-28 17:23
4 n* a" r! x2 `- A* T2 _+ _这个很正常，需要改，我们就积极配合改正，使我们的设计能够到达所要达到的功能。
我们可以用这种方法改 ...

, K4 g# I* m. v& @/ B正解 EE想怎么改 随他高兴 ME想怎么改 随他高兴
% R( j1 S: o; e6 _& C$ k- W只要充分使用Compare Eco功能 并不会担心他们怎么改
0 @# C; r, K: y# _毕竟这是工作的一部分
/ u. \, K: J* c: ?& E& ~! G