[求助]DDR3 T型拓扑走线关系

kley

我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

wanglan

学习下

pwj6323

kley 发表于 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

1 F: {' q$ D4 M+ H# N$ @3 PDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
; h. f! o; v# j; r2 n走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

jimmy

pwj6323 发表于 2012-12-4 10:05
1 u4 r# l5 q# |& L- F' C/ L' g0 I# iDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

1 @$ J- g: S# I8 Y- ?

316604579

之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

beyondoptic

如果负载少，比如2片或者4片是可以走T拓扑的，
7 r" P' p. w6 x9 N$ t
: a/ {2 j1 e, [另外表底贴的可能走T点也比较好走点
1 i! H& Q6 h8 G5 }
当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

bmzyluo

316604579 发表于 2012-12-5 11:05
$ S; e" H, A, z* L- E  B之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

bmzyluo

beyondoptic 发表于 2012-12-5 17:56
% v9 F* g7 O3 s! Q如果负载少，比如2片或者4片是可以走T拓扑的，

8 H$ S) `5 d- E另外表底贴的可能走T点也比较好走点

如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

bmzyluo

jimmy 发表于 2012-12-4 10:22

fly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

像给相机、手机layout的我看就走不了fly-by。

jimmy

bmzyluo 发表于 2012-12-11 09:20
* m7 Y6 `& K+ kfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
, J0 y3 g# M7 c" W
' o6 P# e5 B, v* H7 @像给相 ...

6 ]5 {' }2 w5 ~) Y+ _' h至于用T还是fly-by。

首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

冠少H

yangyang1989 发表于 2012-11-8 22:42
DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

: E. `' Y- X7 `' E9 o4 w& j4 ~: ~请问fly-by走线是什么意思啊

Tiv

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

Tiv

pwj6323 发表于 2012-12-4 10:05
+ R' z9 r8 X1 v/ ^' SDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
" p8 d0 J7 I7 ^, Q1 L, Q走fly-by结构主要是 ...

能麻烦普及一下基础吗？？呵呵
1 b, G$ ]' l$ d6 \
0 v( j+ R+ N8 k$ a1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
8 X& I& ]; ^* F2 l% w: R2、在DDR3上，阻抗不连续会带来什么现象和后果？
0 C* k0 E* j; A; X# p( \5 O; m
麻烦大侠们了。。。。。。。

jimmy

Tiv 发表于 2012-12-13 10:18
' c( e' K/ P" x$ s能麻烦普及一下基础吗？？呵呵

# x8 O; M7 q5 n4 ^5 q1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

关于DDR的拓扑结构和走线资料，希望对大家有帮助
https://www.eda365.com/forum.php? ... 05&fromuid=1147

pwj6323

0 X" Q6 Z9 c% |4 s/ p4 T

Tiv 发表于 2012-12-13 10:18
" m0 ?  x& b( b0 G能麻烦普及一下基础吗？？呵呵

1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

. W3 M7 [- Q7 d% v: |  h
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
% g+ \. S) ?- k0 A$ o# _, q而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}
. m" N' j3 F, R: e# w
9 F. [$ T2 y7 h, t7 X5 p( }2、在DDR3上，阻抗不连续会带来什么现象和后果？
这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。