[求助]DDR3 T型拓扑走线关系

kley

我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

wanglan

学习下

pwj6323

kley 发表于 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

jimmy

pwj6323 发表于 2012-12-4 10:05
3 [  Y0 j( P5 K" n3 PDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

/ S+ p, D: ^) t

316604579

之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

beyondoptic

如果负载少，比如2片或者4片是可以走T拓扑的，

另外表底贴的可能走T点也比较好走点

' b' `( I2 b( `/ m3 Y& I当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

bmzyluo

316604579 发表于 2012-12-5 11:05
之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

$ R0 e5 k8 R) j, C还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

bmzyluo

beyondoptic 发表于 2012-12-5 17:56
' a& @; N9 q% o) ]6 v如果负载少，比如2片或者4片是可以走T拓扑的，

8 u/ p1 w! y, {9 {1 W1 m另外表底贴的可能走T点也比较好走点

如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

bmzyluo

jimmy 发表于 2012-12-4 10:22

fly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。
) S1 ]: c( Z" \  v# F, _* z/ P1 p
像给相机、手机layout的我看就走不了fly-by。

jimmy

bmzyluo 发表于 2012-12-11 09:20
( Y* J, S2 N/ L$ V+ Z, Jfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

像给相 ...

( d6 p* v1 b3 g$ n% v6 ~4 z0 Y至于用T还是fly-by。
. H$ n. R) \7 F; R  S+ {) C
( x5 q% v: O; ?% X8 P  c首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

冠少H

yangyang1989 发表于 2012-11-8 22:42
) j, V8 u& O# Z* ^3 Q6 g6 ~DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

请问fly-by走线是什么意思啊

Tiv

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

Tiv

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

8 G& ?! t; V5 H0 J' s能麻烦普及一下基础吗？？呵呵
( E, {/ o6 c& |6 O. i
7 V2 d2 M+ v( Z4 ^/ r- R0 ]  n1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
; @# y! R& @, b  W: S2、在DDR3上，阻抗不连续会带来什么现象和后果？

麻烦大侠们了。。。。。。。

jimmy

Tiv 发表于 2012-12-13 10:18
+ g2 p2 ]( z7 K  a( k9 x能麻烦普及一下基础吗？？呵呵
5 L) A9 f+ k9 h! a0 g' h( o/ _
) H  a9 O* @/ I0 |. N: e1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

关于DDR的拓扑结构和走线资料，希望对大家有帮助
: |6 f9 b4 L' Y! w5 d5 Bhttps://www.eda365.com/forum.php? ... 05&fromuid=1147
, S# M4 \4 l3 n2 E. e) ^" S+ h1 E

pwj6323

7 c& k( C+ M& a

Tiv 发表于 2012-12-13 10:18
能麻烦普及一下基础吗？？呵呵
; U3 C, M- y9 M3 q
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

) |$ `$ m# p0 v) {
1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
$ H  d7 d& A* R5 R8 r这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
5 n7 Z- a7 E1 A8 }& ]' A# b; D而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}

2、在DDR3上，阻抗不连续会带来什么现象和后果？
. `' D6 ]8 c$ J这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。