DDR3走线规则，求验证

dgwq · 发表于 2013-1-4 13:38

part99 发表于 2013-1-4 12:52
# L" [* U: G8 u" S9 `' ]+ V楼主的拓扑结构是DDR2而不是DDR3！
) P8 T1 i1 a! T. R3 u6 _5 w2 K我才测试过一个DDR3的板子按楼主的拓扑结构走线，信号很差，原来设计是 ...

学习了

yuhuikeji · 发表于 2013-1-4 14:06

请不要误人子弟，要发就发正确的，谢谢！！

dgwq · 发表于 2013-1-4 15:05

yuhuikeji 发表于 2013-1-4 14:06 # h4 e5 c8 ~, ~4 s" v+ b
请不要误人子弟，要发就发正确的，谢谢！！

指点下，兄弟。

lililu · 发表于 2013-3-21 16:23

吸取精华呀

chuxuepcb · 发表于 2013-3-22 16:31

part99 发表于 2013-1-4 12:52
6 t; T% T- v- ?- i4 B楼主的拓扑结构是DDR2而不是DDR3！. J& O6 y; |: k( {4 m0 l% s
我才测试过一个DDR3的板子按楼主的拓扑结构走线，信号很差，原来设计是 ...

请问fly-by是个什么结构，有看的清楚的示意图吗？谢谢，重点关注一颗DDR3的！

part99 · 发表于 2013-3-22 22:33

chuxuepcb 发表于 2013-3-22 03:31 ' y. m* n" d9 Z0 f+ L' ^
请问fly-by是个什么结构，有看的清楚的示意图吗？谢谢，重点关注一颗DDR3的！

fly-by就是比菊花链还要近的拓扑结构，一颗DDR3没有拓扑结构，直连就是了。

androson · 发表于 2013-9-2 15:17

chuxuepcb 发表于 2013-3-22 16:31) J8 i: D" \! V+ y& i
请问fly-by是个什么结构，有看的清楚的示意图吗？谢谢，重点关注一颗DDR3的！

单颗DDR3，假如D0~D7、DQSN0、DQSP0（其它控制信号如DM0、CKE、RAS、CAS、BA0~BA2）过孔走SIG1层；D8~D15 、DQSN1、DQSP1、DM1走TOP层（不打过孔），TCKP，TCKN走TOP层，这样会不会导致阻抗的不匹配！（我想说的是过孔引起的阻抗不匹配以及层不同引起的阻抗不匹配。如果有影响，会引起什么样后果（CPU主频440MHZ，CPU与DDR3都在TOP层，层设置 TOP GND SIG1 SIG2 POWER BOT）。请高手赐教，不甚感激！！！

jh1899 · 发表于 2013-9-3 16:25

DDR3 看來真的難做嗎?

semisky100 · 发表于 2014-1-23 14:55

撸主找到资料没有呢？给我一份吧

這侽孓譙悴丶 · 发表于 2014-1-24 12:21

要求同组同层走线，比较难实现吧？因为走线本身就交叉，或者本身PIN就在不同的层，跨层走线在所难免啊？

DDR和SDRAM的数据线是肯定要同组同层的，且间距要保持在两倍线宽间距以上，一般都是做1：2，数据线同组同层很容易做到，但地址线就比较难，地址线没数据线严格，可以不同层，但能做到做好不过了，至于间距就看空间而定了，空间大的话做好都做到1：2，是在没办法也只能做1：1的间距。走线交叉和PIN不在同一层这有什么关系？你同一组的数据线都打孔走在一起且走同一层这有什么问题么？交叉的就用两个层面这有问题么？如果说没层面走线的话那只能说你在评估板子需要用到几层才能做得出来的时候评估有误。

這侽孓譙悴丶 · 发表于 2014-1-24 12:23

还有一般像DDR这样的小系统的电源都是单独在电源层切一块的，切的时候要保证数据线和地址线不跨切割。

j淋雨 · 发表于 2014-1-24 17:37

有些时候四层板，然后空间又有限，DDR3只能走T型了

cherrybabylle · 发表于 2014-1-25 09:45

走线要走FLY-BY,如果有排阻，排阻放在终端，也就是高位，VTT也要铺铜处理

qingtian52014 · 发表于 2015-6-22 23:51

part99 发表于 2013-1-4 12:52
8 z) v( u. j' M9 a楼主的拓扑结构是DDR2而不是DDR3！: B7 D6 k j/ |& O; \
我才测试过一个DDR3的板子按楼主的拓扑结构走线，信号很差，原来设计是 ...

恩，想问下，DDR3 FLAY-BY 两片地此线相差 500MIL 有没啥关系？ 800M/667M 其中有一根最长 2500MIL其它的都在1900-2200左右，时钟线打算挠成2500左右？

jacekysun · 发表于 2015-6-23 09:19

wumeng1217 发表于 2012-12-29 13:45; X, X* U8 O& a+ N2 }1 S [
看是复杂其实很简单，, ], p. V, g o8 ?0 v' S
地址。控制等走菊花链结构，分别等长，8 t/ t3 P2 d6 n' F) F8 k
数据8位加DQS同组走，等长。不适所有数据同 ...

right

		自动登录	找回密码
密码			注册

DDR3走线规则，求验证

点评

推荐内容 /1