有没有人设计过4片DDR的？

lxizj

毒女 发表于 2011-8-22 14:57
我看到4个DDR  地址线走成是这样 就笑了.

4 K8 L# J( D( m5 |2 R  c啥意思？{:soso_e132:}

毒女

我借用上楼上的图,  大家不要看数字, 4个DDR 等长不是这样等长,要么在2个DDR 之间少一个过孔,要么就是多一个过孔. 我用了少一个过孔的方法,描述了4个DDR 同一根网的等长.  因图是借用上面的图,,所以大家不要看数字,看颜色就好啦

最左边的DDR长度等于:红色高亮+天蓝色长度+橘黄色
最左边的第2个DDR长度等于:红色高亮+天蓝色长度+草绿色                               
5 Q( |% ?/ h1 _* F最上最的第4个DDR长度等于:红色高亮+粉红色长度+浅蓝长度               
9 a3 Z- o" i, Q* v7 o5 |/ }第3个DDR长度等于:红色高亮+粉红色长度+白色长度                               
) k, z& {  w* J1 z. M

yufangh

毒女 发表于 2011-8-22 17:03
0 C: I$ s& a& K9 x" S我借用上楼上的图,  大家不要看数字, 4个DDR 等长不是这样等长,要么在2个DDR 之间少一个过孔,要么就是多 ...

: j3 {0 {9 \. ^0 ~" `4 S正解，要是再详细说下设置规则就完美了！！！

dzwinner

毒女 发表于 2011-8-22 17:03
我借用上楼上的图,  大家不要看数字, 4个DDR 等长不是这样等长,要么在2个DDR 之间少一个过孔,要么就是多 ...

这个我理解！不过在PADS里面涉及这样的等长很麻烦。特别是这一根和另一根等长的时候就更难搞！我现在在学candence 那个软件处理这个就方便多了，可以设置T点，长度也好控制。验证了那句话，PADS只适合中低端。高速电路板还是candence好用。

毒女

dzwinner 发表于 2011-8-22 18:03
1 _3 F, z) S2 q1 N; S+ }* Q这个我理解！不过在PADS里面涉及这样的等长很麻烦。特别是这一根和另一根等长的时候就更难搞！我现在在学 ...

好讽刺哦
你既然理解，怎么还有那样的图呢

$ x: a1 X0 J/ d) a2 n" E 长度麻烦 那是走线的时候，没走好才会出现管脚对不是你想查的， 就算F5不好查，在ROUT里面 也有查走线 线断。 可以综合表格来，表格这个东西你懂吧填个数据自动求和，。无非就是地址线和控制线比较难测，也没有多少根， DDR 导表格 用半天时间也不过份吧。 也是对产品认真负责。

caiyongsheng

长时间工作，这块4片DDR3的板子不出问题，就是奇迹，至于你信不信，我反正信了。

benking

lxizj 发表于 2011-8-16 16:24
1.地址线你可以考虑做成 T+菊链的形式。我最近画的四片DDR的板子，就是这么做的。DDR1-DDR2-CPU-DDR3-DDR4。 ...

你这好像是telechips的demo。

lxizj

caiyongsheng 发表于 2011-8-23 09:58
8 J- m5 t8 B8 Q' ~- u长时间工作，这块4片DDR3的板子不出问题，就是奇迹，至于你信不信，我反正信了。

/ `& s, [/ I- g1 w! l: E9 l4 r呵，想知道这位朋友基于什么理由，判断这个片子长时间工作会出问题呢？
8 Y5 O. N+ i* V是指拓扑结构吗？{:soso_e132:}

lxizj

毒女 发表于 2011-8-22 17:03
我借用上楼上的图,  大家不要看数字, 4个DDR 等长不是这样等长,要么在2个DDR 之间少一个过孔,要么就是多 ...

看毒女解释时图片的打过孔位置，你画多片DDR用的是这种拓扑结构吗？

caiyongsheng

lxizj 发表于 2011-8-23 12:36
呵，想知道这位朋友基于什么理由，判断这个片子长时间工作会出问题呢？
7 j/ x; f$ `7 k3 z9 ]0 g% j是指拓扑结构吗？

是的，做DDR3，不要再停留在做DDR2的思想上了，原则性问题。

donkey

设计过，星型布线

lxizj

caiyongsheng 发表于 2011-8-24 09:31
是的，做DDR3，不要再停留在做DDR2的思想上了，原则性问题。

" u- q4 N1 G  r) O4 t; ]6 d  x: G! V% scaiyongsheng，我想请教两个问题。
3 E2 r/ W+ j& {- n8 b$ q" ]1.  如下图的fly-by拓扑，在layout的时候，1.2.3.4部分分支线应该是尽可能的短是吗？
7 S3 }. g+ f4 J# r2.  5.6.7三部分有没什么要求，比如等长之类的？
) v6 y4 F+ S) S1 d

caiyongsheng

楼上
1，最好不要出现1，2，3，走线经过M1，M2，M3的焊盘最好。
  o* ?- m. Q- n( O0 D; v0 P2，5，6，7当然要做等长，最好控制在100mil以内，元件到元件的线长最好不超过1inch。

lxizj

caiyongsheng 发表于 2011-8-25 09:59
楼上
1，最好不要出现1，2，3，走线经过M1，M2，M3的焊盘最好。
2，5，6，7当然要做等长，最好控制在100m ...

4 \( K% \6 ~. [) c% M; [受教了，有空我把板子改一版试试看性能，方便的话能不能帮我看看？

caiyongsheng

楼上,OK