在candence中，装配层是什么意思？（大家一起来讨论下）

kqux222

楼上正解！！   赞一个

ai小叶

回复 minger2008 的帖子

我想问一下，为什么我向设置器件高度的时候，总是灰色的不可选的状态

sinsai

讨论蛮激烈的哦

minger2008

ai小叶

回复 minger2008 的帖子
; Y" p$ [# V" f0 C1 r/ r1 g6 P' x
谢谢！不好意思，我没说清楚，我的是高度的输入区是灰色的，无法具体输入
4 r8 J. z: ~3 A% I确切的高度值！！！

9 u1 ~! i9 y! ?* }9 U9 V- ~$ r

minger2008

回复 ai小叶 的帖子
% m$ B# D6 c1 ~- a: ^6 j
. T0 k; F7 t4 w4 y, G你选中PLACE bound就可以输入了
! w# v- `+ x. L- [

Daniel_wang

灰色是因为你还没点选place_bound   find 里要选择shapes

每天学一点

freeren 发表于 2011-6-29 09:37
0 p1 F: J* }0 v- m7 z9 h1、Assembly_Top，器件装配层，顾名思意，就是器件实体大小；
' b/ r; }1 f6 R4 H: i! X6 l' X2、PLACE_bound，水平方向上，不跟周边器件发 ...

, W9 R2 _# N$ n  w# b就是这个意思

belmondo

这个层应该是包含了零件高度的信息 比如有些大电容 本身高度很高 当基板做出来 需要用洛铁手工焊接维修时 普通的零件可以将洛铁垂直于基板去焊接 而那些很高的零件 只能从侧面或者需要与基板有一个角度 这样就要求在设计的时候在这些高的零件周围一定范围内不能放置别的零件 以方便后期维护 这个范围就要画在Assembly层 但貌似一般不太常用 至少我不太用

fangcyang

回复 freeren 的帖子
/ K  F5 M/ V9 l8 ?) E. t
0 p) ?# y; v% q! X5 v是这样的吧 ，我感觉Assemply层小于器件实际大小也行，因为place bond 画出来时最大的。
. P3 A6 L! e/ X7 [- _

南林维京

继续讨论，，，可能要到坐板子时才能理解的更好吧
, O$ ?, L9 b% X小弟也是很不解这些
' i# _8 S9 _! u

fushuping

平时我画出去的图，Assembly_Top这样的不常用，但在板子小元件位号放不下的时候，我会让位号全部回到元件中心，再放到Assembly_Top这样的图层中，倒出gerber，这是为了方便对应元件焊接用

kbgyzp

我画的丝印层一般就是原件的实际大小的啊，这不是和装配层一样大了吗？
有当然是好的，但感觉画个封装太烦琐了