CLOCK是否有必要包地？

libsuo · 发表于 2008-5-3 10:06

对于CLOCK线的处理，主要有两个目的：1. 防止串扰，2. EMC

对于第一个目的，处理方法有包地和3W原则之分，按照3W原则布线，对于相邻信号线的影响已经很小了，信号线上的串扰不会很明显。而如果使用包地，则要保证地线有良好的接地，意思就是每隔一段距离要通过过孔与地平面层进行连接，这样才能达到良好的隔离效果。当然，包地更浪费PCB空间。
第二个目的，因为CLOCK线会有比较大的空间辐射，所以一般最好将CLOCK线走带状线，通过上下地层耦合进行EMI控制，以避免带来严重的EMI问题。

忘顰 · 发表于 2008-5-7 15:01

原帖由 libsuo 于 2008-5-3 10:06 发表
4 c# {* o/ w9 `对于CLOCK线的处理，主要有两个目的：1. 防止串扰，2. EMC
- j! ?" n5 @; S4 f5 a5 a3 R
3 ^! t3 j% O" B# D$ c对于第一个目的，处理方法有包地和3W原则之分，按照3W原则布线，对于相邻信号线的影响已经很小了，信号线上的串扰不会很明显。而如果使用包地，则要保证 ...

請問一下：帶狀走線是什么樣的走線？是指平常的水平或者是垂直走線嗎？

libsuo · 发表于 2008-5-9 22:15

原帖由忘顰于 2008-5-7 15:01 发表
1 J0 D( T6 N6 D3 m. \0 T7 O& D ?2 S# z$ X4 l' }7 {- }5 r0 i
' f, _, U# w5 H# A5 ^& L
請問一下：帶狀走線是什么樣的走線？是指平常的水平或者是垂直走線嗎？

带状线是在PCB内层的布线，跟微带线相区分。
依靠上下平面层的屏蔽作用，可以起到很好的EMC效果

jasonlu · 发表于 2008-5-11 18:24

原帖由 libsuo 于 2008-5-3 10:06 发表 . d6 |! e: }! o+ y
对于CLOCK线的处理，主要有两个目的：1. 防止串扰，2. EMC; o) e, \* z& D$ n; g

6 d: w1 i0 ~) m对于第一个目的，处理方法有包地和3W原则之分，按照3W原则布线，对于相邻信号线的影响已经很小了，信号线上的串扰不会很明显。而如果使用包地，则要保证 ...

我觉得还是要看下频率再来谈这个才有意义，高于20m的我们公司的emc 都强调要包地,有时间3w原则并不是什么事情都搞的定的10w的时候才能消除98%的辐射,所以还是尽量的包地处理好

libsuo · 发表于 2008-5-12 16:44

原帖由 jasonlu 于 2008-5-11 18:24 发表 3 s1 ?: s$ y+ [* d L
1 r0 O7 g4 `& \$ Q- J
我觉得还是要看下频率再来谈这个才有意义，高于20m的我们公司的emc 都强调要包地,有时间3w原则并不是什么事情都搞的定的10w的时候才能消除98%的辐射,所以还是尽量的包地处理好

看要求是不是很严格了，说实话，3W原则只能降低70%的串扰。
对于EMI要求非常严格的产品，使用包地与带状线走线是双保险措施，当然，前提是保护线要有良好的接地，这是我一直强调的。

zhangcaihong · 发表于 2008-6-3 13:36

没有3w规范啊，只有1h,2h,3h和5h规范。线与线之间的距离都是用h来规定的，从来没用过w来规定，h是信号层到参考面的距离。线与线直接的串扰与h有着直接的关系，h越小，串扰越小。一般来说，5h是最安全的距离，这种距离下，窜扰可以忽略。特别是达到ghz的信号，如fsb,pcie,sata等，他们一般都要且有5h,至于ddr2,一般是2h，并不是是ddr2频率不高，主要是空间限制。pci信号1h就够了，当然，如果线与线的距离小于1h,w会对窜扰有影响，一般来说，线距要求大于线宽。
使用薄的介质，信号品质会更好
还有20h规范，那是对于一些在主板边缘的信号，要求信号据板边缘大于20h。而3w是指再绕线绕成ㄇ字形才会用到,
走线时的绕线距只用2w

libsuo · 发表于 2008-6-7 18:07

3W原则你需要参考EMC红宝书(电磁兼容和印刷电路板)里面讲的，在第七章信号完整性与串扰中有提到。你所说的不是通常意义上的3W原则。

这本书的电子版论坛里有，自己找找看。

sarryfu · 发表于 2008-6-9 00:28

原帖由 may 于 2008-4-16 22:50 发表
/ D% {6 _4 M8 D& z! l
2 \: M2 |; i) N! D4 Z6 V7 R" j7 c& @
9 l) ], k. w/ @( r2 Y# i
因为逻辑是一个老华为，在公司牛得很。

没必要，大概估算一下即可满足大多数公司的产品要求

也就是中兴华为之类的公司需要那么严格

firnco · 发表于 2008-6-15 10:04

对于CLOCK线的处理，主要有两个目的：1. 防止串扰，2. EMC
8 ?$ _6 _, \6 d+ }( [9 Y1 I9 W$ s6 k5 {- {$ B/ KPCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计- _" n2 C+ w( R% K1 F- V/ |" d; [' g% [) q/ S! E
对于第一个目的，处理方法有包地和3W原则之分，按照3W原则布线，对于相邻信号线的影响已经很小了，信号线上的串扰不会很明显。而如果使用包地，则要保证地线有良好的接地，意思就是每隔一段距离要通过过孔与地平面层进行连接，这样才能达到良好的隔离效果。当然，包地更浪费PCB空间。PCB论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计! ^( ^; b5 I1 H1 K) q) U+ v9 w5 n! G. _
第二个目的，因为CLOCK线会有比较大的空间辐射，所以一般最好将CLOCK线走带状线，通过上下地层耦合进行EMI控制，以避免带来严重的EMI问题。

非常赞同！