pcie问题咨询

bluskly

超級狗 发表于 2018-4-20 14:08
" D, A! @/ {, m+ j# R布拉斯基發現自己惡搞已經躲起來了！

这两天都在调试，目前结果看来应该是自己之前认识不够充足。
! O; D7 i) c2 i* y* ]测试了很多COM-E卡，发现有些卡确实通过SI5344以后不能识别PCIE设备，我们项目是一个COM-E卡挂了6个PCIE设备。采用SI5344的目的是因为很多PCIE的从设备还有系统时钟和接口时钟，这些时钟的频率是不相同的。而且很多时钟对于相位抖动有特定的一些要求，采用SI5344是因为其 Ultra-low jitter of 90 fs rms这个要求。而且根据PCIE从设备的时钟要求如下：

所以觉得很多晶振和buffer麻烦，而且频率都不一样。于是就用了这个芯片。
2 O1 @$ ^& m0 O0 M6 S( x为了时钟树的简单，于是就采用了PCIE时钟进入IN0通道，输出一路100M的pcie，在采用SI53301的时钟buffer出多路时钟给6路的PCIE从设备提供PCIE refclk。

: h! M( s' F9 E( r" G关于耦合方式都是按照芯片的匹配方式做的，应该没啥问题。目前看来引起这个问题还是时钟不是同源处理，估计COM-E卡内部也能够配置或者其他的，正在考虑跟COM-E卡的技术支持进行探讨。
1 S' p* n" l$ \2 G
6 C) ~, {  G: M/ j2 H% \出现了这个问题，特地查了一些相关的资料，根据PCIE规范看来，不同源也是可以的，但是对于时钟要求更高。

一般而言，为了减少麻烦，最好是采用同源时钟来设计。
: C# ~" Q/ O; N0 F3 r9 J% Y% K一般大家推荐也是采用同源时钟来使用。



" \$ K) D7 D' Q- |* G! T) h最后，将自己找到的几个相关的资料发出来，大家以后设计的时候也注意一下。
, @6 n: j9 b( U. F AN562.pdf (11.37 MB, 下载次数: 0)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

& u6 \* V8 Y+ k/ F. _6 W2 S7 l AND9202-D.PDF (179.35 KB, 下载次数: 0)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

, T$ H7 d$ c$ P IDT_AN843_APN_20140513.pdf (1.81 MB, 下载次数: 0)

2018-4-20 22:37 上传

点击文件名下载附件
下载积分: 威望 -5

1 c( \/ [0 ?2 ]

超級狗

& J$ x& G; e7 U+ ]7 @
) p1 X$ r1 Q/ b& [9 \SiliconLabs Clock Buffer Quick Slection Guiide
/ Q$ A5 b! i% ]7 K$ z$ C0 j) P


6 s* H9 ~2 m0 w0 L. H2 h
! Q0 n0 p0 a* U5 q2 D

xiaowenwu1989

学习了

tanchengfang

会不会驱动能力的问题？

吉。。。。。

000

吉。。。。。

000000000000

ABCDJ

虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接口就有机制搞定两端不同频的问题，多半还是时钟质量导致，抖动的可能性较大。

bluskly

ABCDJ 发表于 2018-5-22 20:48
虽然楼主做了很多验证了，但是从理论分析来看，这个问题可能根本原因还真不是时钟同频同相导致，本身高速接 ...

' ^) ]  t  r( N你说的 我也怀疑过。并且单独在pcie device端直接给过一个100M的晶振SI9121+SI53306的buffer输出作为refclk。不再使用cpu同步下来的refclk，但是实际情况就是不能够link起来。难道跟pcie device有关系？