高速设计中的电源地设计！

只看该作者 · 发表于 2007-11-28 16:59

提示: 作者被禁止或删除内容自动屏蔽

youran83 · 发表于 2007-12-5 11:45

学习

stupidboy · 发表于 2008-1-8 11:54

受益匪浅啊，以前确实乱放去耦电容，现在要好好放放了

jjphero · 发表于 2008-3-12 09:37

小小的电容的位置的摆放就有这么多要注意的地方，画PCB真是件技术极强的工作呀！
感触颇深～！

shiningstars · 发表于 2008-4-8 10:48

学习

osakau · 发表于 2008-4-9 14:14

study ....

PL281 · 发表于 2008-4-25 10:16

个人看法:
因为对于高速电路,对接地是要求最严格的,往往在接地脚就近打孔,因为F的打发,管脚地到内层地的走线有点长,从效果来说F图走线要比B图的ESL要大很多,会引起一定的地弹.
还有很高频率的高次谐波的噪声不是通过电容滤的,而是通过内层电源地平面的偶合电容滤的.

对于纯高速的数字系统,个人喜欢在在芯片管脚就近打电源地过孔.

而对于模拟射拼,则地还是在芯片管脚就近打过空,电容附近也打过孔,电源处是在电容处打..

_hhh_ · 发表于 2008-9-23 14:01

公司规范里面,F最不备推荐使用

kljy911 · 发表于 2008-9-26 17:43

深刻理解了回流面积的实际应用

cfqz11234 · 发表于 2008-9-27 22:29

我看看

someone_sl · 发表于 2008-9-28 15:04

学习了

天空之城 · 发表于 2008-10-5 11:23

其实在F图中还可以做些许的修改
可以电容中电源和地的孔，尽量靠近，相互平行
这样可以很好的去除互耦的电感，可以使得电容引线电感更小！

zhaojianxi · 发表于 2008-12-16 13:51

我又进步了．

Tata · 发表于 2009-1-12 19:35

本帖最后由 Tata 于 2009-1-12 20:01 编辑

个人看法:
因为对于高速电路,对接地是要求最严格的,往往在接地脚就近打孔,因为F的打发,管脚地到内层地的走线有点长,从效果来说F图走线要比B图的ESL要大很多,会引起一定的地弹.
还有很高频率的高次谐波的噪声不是通 ...
PL281 发表于 2008-4-25 10:16

高频噪声仅仅靠电地层耦合电容是滤不掉的，对于快瞬态突变的电流，多层PCB本身裸板时就会有相当大谐振。
因此就近放Bulk电容以及按一定规则放置高频小电容都是必须的。
有时要从板材及导体材质考虑，如采用高介电常数和损耗因数的介质，高磁导率、低电导率的导体。
有时要采用完全隔离的办法抑制噪声源。

mgt · 发表于 2009-2-7 17:30

又长知识了

		自动登录	找回密码
密码			注册

changxk0375 该用户已被删除	16^# 发表于 2007-11-28 16:59 \| 只看该作者提示: 作者被禁止或删除内容自动屏蔽
changxk0375 该用户已被删除	下载资料威望不够？点击查看获取威望的N种方法>>
	回复支持反对举报
	EDA365微信号及QQ群号！

高速设计中的电源地设计！

评分

更好方案

推荐内容 /1