关于封装、出gerber以及clearance设置的一些总结&问题，请大虾帮忙~~

eie

"Keepout在Layout中对应的是什么我也还不确定，但是可以肯定的是，在出gerber时，它对应的是Keepout。这里有个问题，就是在做封装时，在哪些情况下是需要做keepout的？画keepout时其准则是什么？"
3 T2 l6 L4 }0 M5 J4 v: V: E这应该没什么准则的吧.在做元件时,你想在这个元件的内部或周边或你喜欢的地方给它划块地盘,想让谁进来出去,在Layout时它就会遵守你指定的规则. 那块地盘就象你家一样,非请而入的不速之客非盗即贼,你会不会把他赶出去.

keling

回复 14# anbylou
/ d0 H; K3 R, f1 E! U. z% P+ x

& p1 N) B8 j5 R' {   问一下， 那元件边框放在丝印TOP层是规范的吧BODY TO BODY 就不会检测到吗。把元件边框画在元件顶层的话，翻转后边框还是在元件顶层的。

eie

"至于Copper Cut Out，在Layout中还能看到，但是在出gerber时，不管选中什么都不能导出该内容。"
5 Q2 V! I  K- e2 ^4 Y
这个还不好解释吗, 英文直译:" 那块铜皮,割开了,扔掉!"  你在Layout时是割开了,但你还没扔掉它,所以出Gerber时它还那里呆着呢

anbylou

回复 18# keling


  w- V$ v' F: t    元件边框是你做封装时候做上去的，翻转了，丝印也跟着翻转的啊

eie

他的意思是:
! a2 d' o/ A# x1 E) i"元件边框放在丝印TOP层,BODY TO BODY 就不会检测到吗"?
然后再告诉你:
/ W% J3 @; H, _8 ~/ e3 G"把元件边框画在元件顶层的话，翻转后边框还是在元件顶层的。"

keling

回复 21# eie

. u" p1 M. x- o+ k
0 H3 G$ ?4 n) t6 q, v' t* E    还是你看理解我的意思了。望可否能解答。

eie

解答什么呢？
; @" K0 r2 }: l. J% zPads 2005/2007/9.0 我都没用过， 现在只用9.02.
8 |! G3 M+ e1 J, o/ K+ ?6 i2 D你们说的 2D line  或Text 或 outline放在元件TOP层时，
* x+ Z- l' o+ ]. c3 f在Verify design时，（其实上述那几个东东不管放在哪一层，只要靠得太近或象14#说的叠在一起。）软件警告Error，这就是这个软件的规范之处，当然你可以忽略这个警告Error，但做出来的产品丝印一塌糊涂那就好玩了。