2017年11月5日QA检查报告节选

guhanzuiying

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

* C. E% {# [4 O: X; o, C0 |受教了，谢谢版主。
0 u) G$ q1 l! J* n) @+ F1 }' `7 O/ ~. D

1023598725

EDA365QA 发表于 2017-11-7 09:03
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

0 A7 t2 |0 T% y4 |0 g$ p7 Q受教了，谢谢版主。

1023598725

Jamie_he2015 发表于 2017-11-6 18:54
' u8 E, X/ Z0 K7 R+ ^+ f$ v应该是，不要在两个过孔之间的挖空区走线

$ @% [4 Y& z6 {9 [5 m谢谢。

LiuTao166462139

EDA365QA 发表于 2017-11-6 10:15
4.CAN没有按照差分走线

can为什么要走查分呢
- x) _7 W$ [9 {) P7 V

剑铮奇迹

1023598725 发表于 2017-11-6 17:44
& K0 T4 u6 p1 k5 f( {. A5 r你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

# W9 u; {& R- n) K  D7 k* i不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

EDA365QA

LiuTao166462139 发表于 2017-11-7 15:49
& N: j- p- G" t' `can为什么要走查分呢

" e7 D1 ~# H- D8 B* |" Vhttps://www.eda365.com/thread-152486-1-1.html
- N9 C4 g! @6 r0 y8 T4 O' p6 {

jiangriver

EDA365QA 发表于 2017-11-6 10:15
3.网格部分应该是表层禁布

为什么要禁止布线?  没听懂.
" v8 n; S5 _; ]1 Z/ m- P4 @" |) F

fengyu6117

EDA365QA 发表于 2017-11-6 10:15
6 E9 i  F4 [7 n+ l0 s( S8 T4.CAN没有按照差分走线

CAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。
3 j* `) N6 B" `7 ~' i  q

cjz351421568

1023598725

剑铮奇迹 发表于 2017-11-7 15:58
不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

  T+ j' R3 v- x+ O$ `4 u谢谢大神。
* a8 O7 ~! @) D2 L

qilinwang66

Jamie_he2015

:lol:lol:lol:lol

wx_SHOh21dw

感谢分享

紫菁

jiangriver 发表于 2017-11-7 19:02
为什么要禁止布线?  没听懂.

$ s* Q% [3 \2 I7 ^' O/ W+ s& n$ G看起来像是结构要求。那个区域很像是导入的结构图啊。
; @- q  ?* ^: F