谁在Allegro中遇到总线宽度不一致这个DRC错误，怎么解决？？？

蜃爱

dzkcool 发表于 2016-3-17 08:42
. Z, u* p! ^0 ~" @0 v+ ]1 Y既然原理图只有一页，也没有off-page和hierarchical port，以下几项检查开关就不需要打开了。

谢谢！！！！！！！！！！！！！

wareleo

可以设置不同的线宽，在不同的层或者NET中，最大和最小，设置成不同的数据，最大一般不做限制