★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

8 C  v0 ?4 _2 }3 h9 r8 U: z) d" g6 U
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:
( H1 B& o. d) t! U- R
6 T  c+ F8 f5 D: f/ ?- d元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

把相关层的color打开就OK了

luobin123

" i+ _) H8 t. a问过简单的问题。。Layout中不是有自动布局和自动不线吗？
) w- g8 G* d  t+ ]* ]6 o' c但我没找到自动布线在啦。。麻烦版主指点12.。。
- ]% u# o- W. L: T# M
3 X! e0 u8 @; g! X
3 h; Q7 m! Y9 U) W* U# N9 Qjimmy:
  @6 x1 }9 S$ f
在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
. |& ]1 j/ S+ Q$ R9 W
你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
( H' Z7 `9 @# v& F2 |8 ?改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
+ I0 H3 c- h$ ?原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

9 l2 f( n  \; }
# c& I5 C, V9 u$ H- a对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
" R8 h! z0 o& d# s4 k
EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

! `  x$ M6 T5 j. l4 E5 I

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

+ @2 t4 Q8 K$ y. F在ECO对比的时候，要选上UPDATE。
5 m& f$ ?1 F  N+ D3 c. y/ `% d
. c' c" Z7 ]' v- U2 V
7 |3 ]2 R# S4 J# S8 @EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧

3 ~- N) ~. v* Z% U+ V, e好的设计习惯不是能用文字表达得清楚的。
$ p; S* W2 J9 K* m* N1 n; X
就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
- ]. L3 m! W; C% v! {* D  a) H2 V& P看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
; n' ^0 {+ n$ O4 q- c手机中有模拟地和数字地，它们是布在同一层还有不 ...

2 g/ U. u; n% m& p, ^
1 g3 D( r& l3 F/ F% O$ m1 Q+ x9 G这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）
& P, c0 ?, N" B7 l0 q! Y  W+ Y
& M' F/ M" N, T- r- d* n: P% n4 J模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
( Z5 }" |! `( |) d  v; a* ?初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

+ l5 `8 O% X, T0 Y3 _: d6 c
那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
  v* o6 {6 s; i我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
* U$ W- {6 R/ x, B# H: i* ^关键是我最开始导网表是没在后面 ...

" {* q) ]; L6 o) i1 t用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
+ p/ F0 b2 X7 ~请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
* j5 G8 M2 U6 Y7 h, J# y0 }4 _/ A1 ppin discrepency    decal gatefor gate number#   
+ ~( _% U  A4 X$ w; Q还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

* N' n( {/ h: |
6 x; }! D6 [7 `7 L
可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
0 Y4 {- H3 ]* d+ ?, `2 C( H重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
# X/ r; s4 e+ J/ U$ A. [- O1 z#各位碰到过没有,帮忙啊,先谢谢拉!

斑竹救命

7 D& z0 L4 Y" [# X/ m; W) r请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

0 S6 o4 x% z. p- D9 R因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。