DDR3详解....各种技术参数

若华110

david.dan 发表于 2015-3-12 14:56
昨天在科学园的课程很精彩，顶一个

影响力  超级大
4 l( G# ?" v) @* R, h: e

xo_brandy

周三的讲座不错。期待中

shark4685

Fly-by的时钟拓扑结构
5 }; z) d& \$ R3 \6 \- @DDR3采用菊花链式的结构，能支持更快的速率。
# C" f. x9 _, W* t$ t


8 l4 F/ @" J. p- t1 m, Z5 A) t. B8 {DDR2经典结构的T型的拓扑
( u7 q2 K* T  }4 ~- ^

& j( f$ O) y( r3 y: P  g

shark4685

Write Leveling 机制

因为DDR3为了更好的信号质量，达到更高的速率，采用了fly-by的拓扑结构，时钟到各片的物理距离变的不一样了，所以一般DDR3内存控制器设计了一种叫做Write Leveling的机制，其作用就是在芯片内部进行时钟和数据/Strobe间的延时。

4 V5 r" t) e4 |- x在系统初始化的过程中，控制芯片与SDRAM通过数据信号进行通信（training)，控制芯片根据收到的反馈信号进行内部延时调节，很显然，控制芯片到每一个SDRAM的延时都会不一样。
/ v. }8 E9 h# v8 z' U; r5 E
通过这种机制，使得每个SDRAM看到的时钟，数据和STROBE信号，就跟在DDR2看到的一样。

shark4685

TVAC的要求：

DDR3信号必须在VIH(ac)以上，VIL(ac)以下保持一定的时间
这段时间叫做TVAC，它是跟信号的速率相关的
# U. Q, u3 d0 Z即使时序裕量是不满足，TVAC的要求也必须满足。
0 G8 S1 t% c1 I( n
! C% Z6 Y- M4 H  l
% z- C- k& Z6 t$ C/ F; f

红孩儿

加油，楼住，好像理解起来越来越难了。基础不好啊。

ccnow

顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等

红孩儿

ccnow 发表于 2015-3-13 21:35
顶贴啊，如果把图贴出来，最好把图中的东西都解释一下，比如nominal line等等

1 p9 @$ F" J( `( D: |sorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义
2 a: S" A6 }6 }& g; B

+ ~. x8 h" Z; W1 L; c( I) T
0 W- c5 j1 Q% s4 t) H( ?NOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
TANGENT LINE 是切线

上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。

7 s3 L+ X' ^! y; @( d8 j$ A

JOBS

不懂，顶版主。。

shark4685

sorry，这位兄弟，JEDEC规范截图只截了一半，如下位NOMINAL LINE 的定义
9 h1 f% ~3 j8 N+ d7 E2 _1 M$ m
NOMINAL LINE 翻译成中文是标称线，标称趋势的（两点直连）
TANGENT LINE 是切线
* J& i" H9 W- ^/ D6 u% D
上面这两个公式是用来计算建立时间（setup time）的上升/下降时间的斜率。
/ \8 S7 q7 O+ V8 Y' \/ e( k
5 H/ e3 V& E: B' l

shark4685

% S; s/ d3 Q; D" \# ~# B
# O7 u7 A8 l% \DDR3的突发长度（Burst Length，BL）
' J# X; ?; @1 G/ V) D' S) j
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，
4 U5 _$ n8 s1 m1 `* Y4 U: X而对于DDR2和早期的DDR架构系统，BL=4也是常用的，
DDR3为此增加了一个4bit Burst Chop（突发突变）模式，
即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，
4 I7 X" H7 X( g& N8 x) E届时可通过A12地址线来控制这一突发模式。而且需要指出的是，
任何突发中断操作都将在DDR3内存中予以禁止，
且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
0 v0 y0 F7 y9 T7 f, h  K

himonika

必须仔细听课。

lzwandny

顶顶顶来自: iPhone客户端

elenin

感谢楼主分享～～～～～

qingkong0709

能解释一下DDR4就好