|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。
0 I6 f( i8 G( q; A4 O3 S活动目的: S/ w$ W1 I6 x- A( h& w
(1)帮助大家提升设计能力与水平。+ s) s' p/ e; f
(2)帮助大家多认识同行朋友,多跟外界交流和联系。
( c2 d5 y( c6 S9 c/ F7 Y5 L上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。( R" @' O/ M7 v5 }8 h$ N0 \3 X
7 V; g- j/ A' e3 |初级部分
4 R& m# u8 `& E0 m" }一、 Allegro PCB 设计环境介绍(2015年3月份开课). A& P1 l" `3 `7 u
1、 Cadence 公司介绍
9 I9 v) T& X, U2、 Cadence 硬件系统设计流程
' H8 I4 h# `7 @3、 操作系统环境详解与设置
2 T% o1 \/ y. }$ [) S* F9 ?4、 Allegro 工作界面介绍2 i9 @ k$ ?! R, L" ]' j6 i
5、 Allegro 常规设计参数详解# K0 d: o1 n( r% R6 @# D( X
6、 Allegro 用户环境常用设置详解
6 d' a( Q/ G/ v% p8 D7、 Allegro 操作与快捷键分享5 g+ d( y; G5 k4 V- F3 L* n
8、 Allegro 图层使用详解
, T8 j* ]- r- Q& ^" ?. V( e: d/ }2 s9、 Cadence 常见文件扩展名含义
0 Y3 u1 |- {- t+ U10、 Cadence 常用辅助工具介绍# L, J3 ^. a. e: z' S* X
1 d: [6 u% S6 v$ ^) m3 D$ s二、 Allegro PCB 封装库管理(2015年4月份开课)
, h$ b( g* G( ?( i! E8 L1、 封装知识介绍/ s7 q( ]% L x4 ?. ~* X
2、 表贴、通孔、热风焊盘的介绍和创建' q5 B( ]5 R2 f% Q; X0 p4 e4 N
3、 焊盘、封装命名规范
0 l+ ]" N7 S2 _2 ~' U5 Y4 r6 T4、 异形表贴焊盘的介绍和创建: a4 y3 i! K/ z% V
5、 封装文件类型介绍
k, G3 R ~4 X& M6、 表贴、插件封装的介绍和手工创建
6 @) ^( N: Y* W! E7、 表贴、插件封装的创建实例
0 y6 H$ @$ N5 m- v; u4 g5 _8、 机械封装的介绍和新建
* M5 I/ c3 l6 a* d8 P. C) L/ P5 r
三、 OrCAD Capture 原理图设计(2015年5月份开课)( Q! f8 e R9 d$ i3 ?$ f& y
1. Capture 平台简介/ v9 g5 {" V8 M7 n7 e% f: S: H
2. Capture 平台原理图设计流程
* W6 @( d) k! u ` p(1) Capture 设计环境$ ^$ F0 a% }% u( K& \4 q
(2) 常用设计参数的设置6 l; J# C+ n! ~. N2 Q& v B
3. 创建原理图符号库" t' j; g' L. t1 R3 ]# Y
3.1 直接创建
* P; J. C+ L. m4 x3.2 通过电子表格创建
9 Z6 U: P% c( E: \% U# p4. 创建新项目 s% v5 C. ]- {
(1) 放置器件
% k9 m1 ^9 y& b7 Z$ ^5 f(2) 连接器件, o. G. l+ O/ M& @/ ^
(3) 放置电源和地符号) A4 l' {& o# R
(4) 跨页符的使用. M/ d: y# u# e: S. L. Z, u
(5) 查找与替换5 j2 L2 D h9 a( a' x
(6) 原理图设计中规则的设置及检查( s; g' V1 I& g1 P
(7) 添加图片、图形和Text 文字注释
- s/ H# Z0 ]( t ]: T9 ?5. 打包Package 生成网表. X, r" F$ k/ q- T2 i9 S# h
(1) 输出网表常见错误及解决方案 Z$ c1 K/ h9 s' ^
6. 创建器件清单(BOM 表)" Z; a- Q$ x( w, m, w7 u& x/ L. t
; n3 R& s8 I2 ?( H! G5 F
中高级部分0 U( H2 | b+ v0 X* K+ m9 `; H: K0 A! r0 p
四、 Allegro 全流程实战设计(2015年6月份开课) c+ V" ?$ e% W1 f
以一个简单项目,讲解Allegro 全流程设计;
7 U+ M, O, s- @3 Y2 e, S9 P1、 前处理
0 {+ ^+ c: O" `, r% @" S* A8 w0 S3 ^2、 布局规划
( k9 ~, F6 }: G. b9 I( y0 f3、 模块布局9 o9 h/ d* ~1 n4 R
4、 叠层和约束规则设置
6 R6 X1 B# p* u+ D2 x; B6 k5 Y5、 电源模块处理
0 W5 b8 A& s7 A8 H6、 Fanout
' R9 _/ E( f; ?# [ F7、 高速、时钟、重要信号布线9 x0 x4 }' |/ ~2 b5 j
8、 杂散信号布线
, ^2 c% B; h: U9、 电源地处理
9 P( z/ X6 D) |10、 后处理
* h# k# R9 W/ Z* D4 p11、 设计验证. O- q3 Q* u4 R' G* D3 ^* _6 R" p
12、 相关文件输出
; N0 r) r5 T& K4 N% M" U4 W! k g9 o# Z' [: t
五、 HDTV 项目设计(2015年7月份开课)
. r0 x9 i' L& K. F. {1、 概述
; G$ C; U, [: [- u2 v2、 系统设计指导+ [5 e2 K2 K; {" M8 d n
(1) 原理框图
. _0 E/ N( X# X+ y( y% s) | \. v* t(2) 电源流向图
6 S6 p: Z, W$ ]+ a" F, v(3) 单板工艺
, v. f p7 x0 d: n! Z6 B* `(4) 布局规划
9 W0 c. P, B- L; `, t(5) 叠层阻抗方案
. e6 @! f3 p) c3、 约束规则设置
6 v4 P! Z. r/ R/ ]/ }2 _. g4、 模块设计指导
9 P$ {' Q' Y4 `* ^- ](1) CPU 模块
4 ^$ q. L( r- G4 P$ v(2) DDR 模块处理: g) K3 k" Z8 @8 F
(3) 电源模块处理
0 k: V$ \8 v" e+ X: p U; f(4) 接口电路的PCB 设计" c$ t/ P9 X4 h9 N4 t7 _* W' W
6 n/ d: [8 a3 F9 e+ f2 V六、 射频项目设计(2015年8月份开课): Z5 a9 l" ]; l+ |7 {: w2 l4 Y8 _: m" ]
1、 概述! D6 C" `. ?9 D( R& m; E( W. C
2、 系统设计指导( }4 z% P# {) e8 Y7 \# e7 }6 A
(1) 原理框图. ~. J' V/ ~* N- Q% j: y
(2) 电源流向图
2 H4 q" ^+ O! k1 {! W(3) 单板工艺& Q/ y+ t* U! R" {5 x- L
(4) 布局规划& {6 ?- V4 v5 B/ i7 b, n
(5) 屏蔽罩的设计6 [7 J+ S. K7 r: r
(6) 叠层阻抗方案
& ?4 w5 U6 E4 }4 U3、 约束规则设置) ^3 d0 g% E1 w0 P5 U& V) @
4、 模块设计指导
9 L+ H( Z( K( Q1 n7 Y(1) POE 电路的处理 v) p$ ?4 K% m( N9 R* ~4 u
(2) 电源模块处理
- l9 N( \4 o$ y/ p(3) 射频模块处理
! E; b! C( t, x, g9 n(4) CPU 模块 g1 \- ]. |9 w1 b
(5) 网口电路的处理
) o- i; g& }' T# x; c
- N, C/ ?4 O, F* l) n) B v* Z七、 光纤交换机项目设计(2015年9月份开课)/ X n$ t8 K" K5 b3 T6 t
1、 概述
- \; |: M, y" F2、 系统设计指导3 Z. e) u( c* \: B
(1) 原理框图
; o2 Y0 l( q2 i V- Q(2) 电源流向图" i; d4 F A6 x( C3 `) m( ~# S4 K
(3) 单板工艺. m( g( [2 w7 T7 i8 |+ @
(4) 布局布线规划
& \$ @ P; X/ M1 o(5) 屏蔽罩的设计6 _; f; F' Q* J. E* E: x2 m
(6) 叠层阻抗方案0 n; }. A, Z2 @0 P5 O( w
3、 约束规则设置
6 ~$ T8 B" v# R; ?9 f(1) 差分约束设置
/ Z4 w- x* u: `7 o [(2) 等长设置% B# E6 i' X! v. R2 L8 n
(3) AIDT 自动等长设置+ \4 \/ b/ Q p+ T
4、 模块设计指导
! ~7 `1 o: C0 w* y/ l+ G& B(1) 光口的处理
# e: z8 J, r0 v+ K(2) 电口的处理
' `& ~* s6 {; e8 C8 _4 r9 u0 o(3) 变压器的处理, Q- k2 o9 A2 K
(4) 交换芯片的处理$ Q+ e7 N- U g5 A# g$ b
(5) 网口电路的处理
! m9 g$ X4 D& `4 D# ]; z. E(6) 分区协同设计4 J9 V' P* z) k: q
(7) 模块复用的使用' t/ Z* q0 G6 A) d9 _+ q
! A8 d$ l4 S( |$ t. L4 R: h& M
八、 盲埋孔项目设计(2015年10月份开课)
E" ~/ @+ [# C6 K7 U& {& {1、 盲埋孔板介绍
3 t8 n* l$ [9 P0 E0 L5 _8 s k2、 工艺要求
# ^# u7 N( [/ x* Y; R6 @3 \3、 整体规划
$ k+ ?3 V! e6 x/ v: q0 \5 i# u, n4、 过孔使用与规则设置- s8 g* M4 N4 _
5、 叠层阻抗方案- t# I( y6 { f/ j' n- q
6、 射频电路的处理( G P9 j$ j( m! ^! V
7、 高速差分的处理 T3 d; ^9 u2 L, }5 _
8、 音视频信号的处理
3 K3 o, c- V% k/ I% V9、 主要电源地的处理
8 Z$ E" w7 J2 R) k5 g/ o/ I10、 注意事项# v0 {! ?3 Y/ @9 C1 h0 V+ ~+ [
! a. |# r- |+ Z1 _1 G+ z9 K w
九、 X86 项目设计(2015年11月份开课)6 ~/ K$ z0 y5 W$ T- _1 D. @
1、 X86 系统介绍5 A, u8 [' o0 h; `7 ^. ]: m x+ x
2、 主流平台架构概述$ t. X8 |" G, |# c
3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划
6 a2 e- z O- D. j; Y, F4、 叠层阻抗控制方案) x: J t5 c* ^1 r' r; }7 o
5、 电源流向规划
; I- U: z: S9 y" h, m% | N0 [: J6、 电源模块的处理+ e" e/ L$ @- |1 q, a5 Z
7、 Dimm 布局布线的处理3 Z8 y6 d9 P3 v% {2 Q$ Y. x
8、 PCIe 布局布线的处理及技巧+ d; E' }/ C( {3 f
9、 CPU 处的snake 走线处理6 m( D" X4 R+ ?! S4 S0 W! @
10、 高速差分差分动态等长、十度走线处理
1 F: Q& {8 H8 ^. P* e; F. C ?
( u5 |. b. o1 G' L# z十、 背板项目设计(2015年12月份开课)
# v+ I/ i5 q7 }* U5 w" w3 u1、 背板设计基本原则
% ^; X: A) T3 A' D% X* C( W, [2、 VPX 系统介绍
6 c1 x, W6 N3 o9 R6 F3、 VPX 背板结构定位' P% d+ X5 u( q5 l. M" q
4、 叠层阻抗方案# M; U2 W! w7 f% l
5、 GRE 布线规划
7 p9 W: [3 I2 {# m- c9 J: q6、 安规防护7 s& |' c/ V# M4 X! }
7、 电源地规划及处理
7 x1 z! e+ \4 x& z5 j, E& C9 d0 [8、 高速差分线的处理
+ Z3 q& \9 m3 [+ F, q6 e9、 过孔挖空的处理2 ~! H; r0 s( p$ ^0 V" l
10、 走线均衡0 [4 M) j" O" L* Y' t
11、 背钻的处理
. C* [$ L! y: n/ z6 h+ J( a- ~7 M9 l& [% `
% R6 s8 D3 V7 Z5 P' S4 |' q
" M& z3 n3 K9 ]7 K7 i
" E0 _1 f: P, S4 V+ Z5 g) K1 K. s/ v6 O5 x7 @3 g, B6 d
- p# Y) w2 T1 J8 K7 e# H" M s
|
评分
-
查看全部评分
|