siwave v4.0 仿真中断求助

maxswellyqp

cousins 发表于 2015-2-12 21:33
( O0 `6 T9 e0 m, }! f6 d在siwave layer setup里面

hi  cousins,你好，我发现现在还是有点问题，我之前跑过仿真是在没有额外添加 plane情形下，
: L* s- E: W# O6 X2 [由于我做的是  电源 网络 s参数仿真，我把电源和 地  pin 在 TOP 层和 SOLD-BOT层都做了 pin group处理，
& N2 r$ Y% k- l# f0 M由于 TOP层都是 Pad，没有 trace 或者 plane,或者 VIA，仿真提示在 TOP 层定义的 port 被忽略了 ，
于是我在 TOP 层 人为加上了 矩形metal,就有了  plane 属性了 ，这时候重新进行电源网络 s 参数仿真，
6 c- x( x7 e( j& c5 j就失败了 。 v5 版本在 30%进度时候停止，  v4报出错误还是以前那样。
$ w" }, D- K6 c3 g! S- ~+ c就是因为简单在 TOP 层人为加上两个 矩形 metal,就产生这么大的差别，请问还是哪里没有弄好吗？
望回复，非常感谢！

cousins

maxswellyqp 发表于 2015-2-13 11:29
cousins,你好，感谢你的引导，终于搞定了，。
! l0 E& g  }+ R9 q不过不是因为 siwave layer stack中没有 做 fill 操作， ...

  [) V3 L% F5 W7 V$ v9 }- toption里没有信号是正常的。option识别的是非plane的网络
删除via的plane你直接在allegro里把约束管理设置下重新铺铜就好。
% [( f: E5 z; B3 K) \3 k& w2 E+ yport即使没有plane也是可以识别到的。SIwave还可以用来做射频的s参数提取，trace同样识别得到。没有识别到时因为你+/-都要接触到导体  不能有空的，你自己检查下。
9 n/ U! y$ @: v& a& O0 _
; ^! q5 u! @2 v9 }

maxswellyqp

maxswellyqp 发表于 2015-2-13 11:29
9 Q$ Y2 ^3 P: j, P) d4 G. m# Xcousins,你好，感谢你的引导，终于搞定了，。
不过不是因为 siwave layer stack中没有 做 fill 操作， ...

hi  cousins,你好，我在家里电脑也安装了 siwave 5.0,不过家里电脑 siwave 5.0 可以正常仿真，而公司安装siwave 5.0 无法仿真通过，总是 停在 30%， 两个安装包一样，系统也都是 xp sp3, siwave 文件也相同，
9 B" R8 O; s# X* `: W/ _& R1 P结果却大为不同，好神奇，好迷惘，不知道你有什么建议么？
8 j, d* e9 Z) W/ R
1 f% F0 E, G, z5 m/ M( ?另外我上次遇到 port 被忽略情形， 我在家里那台电脑上，确实仅在 TOP 层的 pad 上加了 矩形metal,
1 N, \) t7 G8 w就可以识别到 TOP 层的 port了，仿真顺利。
9 |: F. e% |2 l( B