ddr3分享一下设计。

cousins · 发表于 2014-12-5 10:04

你要看你是做什么产品的
工业级，军事级的才可能满足你3W的要求，大部分民用的消费级产品很少有满足3W的。
第九条要放在ddr颗粒stub前。
第二条25mil太夸张了，虽然很多design guide上是要求这样，但是即使你25mil等长了，未必你的延时就真的是这样，这和你路径上的过孔，拐角，蛇形绕线都有一定的关系，所以我的建议是100mil以内。
cmd/addr/ctrl不必那么严格，有write leveling帮忙调shift to ck，所以你控制在300mil以内就可以了。
vref做屏蔽这种事，有很多公司都这么做，我是没干过，也没见有SI问题。
其他都还是可以的。
fly-by拓补的每个颗粒clk对应的颗粒内的DQS约束即可，不用全部等长。write leveling是个好东西。

ruiquan765 · 发表于 2015-4-9 10:01

谢谢分享

ecstasy · 发表于 2015-4-9 20:49

DDR3的规则*

eddiemoon · 发表于 2015-4-10 16:06

我去，不知道文件好不好就5威望没了，这个这个

jacekysun · 发表于 2015-5-14 11:54

GregoryDon · 发表于 2015-5-18 10:05

学习一下

强通华威 · 发表于 2015-5-18 11:40

下载学习~~~~~~~~~~~~~~~~

123456789lil. · 发表于 2015-6-2 13:47

看一下先啊

德军 · 发表于 2015-6-16 09:35

thanks a lot

fangfalun · 发表于 2015-6-25 10:47

多谢，下载下来看看

lygo · 发表于 2015-6-26 16:32

哥们：
1、这个PCB有对应的原理图吗，怎么控制器除了电源引脚和DDR部份引脚，其它引脚都是悬的？
2、DDR部份的规则是怎么设置的，是在CM里面直接设置还是SigxPlorer里面设置完导入的？

lygo · 发表于 2015-6-26 16:42

本帖最后由 lygo 于 2015-6-26 16:43 编辑

CM里的截图，ECS是灰色的

小蒙art黑豆 · 发表于 2015-6-30 14:17

楼主是好人

BYF · 发表于 2015-7-21 16:10

口是心非，积分不够

77483084 · 发表于 2015-7-23 13:59

好东西

		自动登录	找回密码
密码			注册

[Allegro] ddr3分享一下设计。

推荐内容 /1