找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
楼主: cmos
打印 上一主题 下一主题

捷波公司的电脑主板!(大家来找碴)!!!

    [复制链接]

31

主题

250

帖子

160

积分

二级会员(20)

Rank: 2Rank: 2

积分
160
181#
发表于 2011-2-27 14:39 | 只看该作者
看来LAY OUT  是个细活啊

0

主题

4

帖子

-8994

积分

未知游客(0)

积分
-8994
182#
发表于 2011-3-20 19:08 | 只看该作者
楼主好给力4 @4 g5 q1 q$ r3 U8 E. \

& s3 g4 K3 R0 B! \/ v) l( q; Z4 s- |2 O1 K( I: C+ c* r3 _7 C
1 o# B% C9 Q% g" y* ]2 O& u% ?

& g* G# w& @. I0 ?& }% O8 {, I1 e2 ~/ D5 ]2 {# b7 g4 Q
: W5 Y! t" Q, Q* ^2 @6 b
! @  y  U$ }8 H7 T: P

* d3 C; B) d/ [* ]2 a, N2 J  f/ z4 R5 ?9 q, r& r

0

主题

21

帖子

-8983

积分

未知游客(0)

积分
-8983
183#
发表于 2011-3-24 20:36 | 只看该作者
好贴,学到很多!

27

主题

523

帖子

5134

积分

五级会员(50)

Rank: 5

积分
5134
184#
发表于 2011-4-2 16:35 | 只看该作者
mzsuper 发表于 2008-3-27 10:53
5 ~: S1 P, x7 T0 A4 p" g" Llayou对主板function的影响应该不大,大概在20-30%6 W& Z% u% S2 S6 u
但是大约60%emc问题都可以在layout的时候解决
9 {  [. C. P8 T# Z我们这边 ...

; r8 a5 {( a+ ^' i: `- {4 s5 E$ {请如果在电感下布地线,这样行不?
4 a. R7 S+ Q( K# C, A6 X- y

27

主题

523

帖子

5134

积分

五级会员(50)

Rank: 5

积分
5134
185#
发表于 2011-4-2 17:24 | 只看该作者
cmos:
9 d9 z9 |+ i, A3 ]6 L3 k+ q有几个问题想请教你," _# {9 m( ^3 G  B
1:shape的边界必须在格点上,grid-off是不允许的。  就是关于gird是怎么设的,设多少,有什么要求。还有布线时grid与铺铜时的grid设得在样吗,那布局时呢,该怎么设。# @# s$ ?4 j0 ]' E1 r; h$ n
2、shape不能跨越焊盘,进入器件内部。为什么,有点资料是讲,对于退藕电容,最好就近对地或电源层打孔,这样对于比较大的电容,如1206,3216,3528之类的大电容,让shape进入焊盘,再向中间打孔。这样不就矛盾了吗,想知道为什么不能让shape跨越焊盘。谢谢!

0

主题

28

帖子

-8976

积分

未知游客(0)

积分
-8976
186#
发表于 2011-4-4 11:10 | 只看该作者
没装Allegro,看不了;)不过要顶一下+ l  y) c7 i) [

0

主题

95

帖子

-9844

积分

未知游客(0)

积分
-9844
187#
发表于 2011-4-4 15:49 | 只看该作者
好好学习一下了 哈哈

0

主题

220

帖子

1305

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1305
188#
发表于 2011-4-6 11:59 | 只看该作者
楼主写的真好  学习了  

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
189#
发表于 2011-4-6 14:10 | 只看该作者
好帖子 学到很多东西

1

主题

42

帖子

-8961

积分

未知游客(0)

积分
-8961
190#
发表于 2011-4-29 09:52 | 只看该作者
其实,楼主举得例子中的问题,在我们公司稍微有经验的layout工程师,都不会犯这种问题,例如铺铜进焊盘啊,BGA的pin脚间穿线不在中间啊,走线不是45度拐角等等,这个铺铜的小锐角处理我想很多layout工程师都会遇到这样的问题,因为休整铺铜确实需要大量的时间,很多工程师都明白这个道理需要休整,可是时间限制的问题,都不会再仔细的去整改了,因为在规定的时间内,加班加的晕头转向都勉强将板子设计完,高速信号的额外处理都要占去很多时间,铺铜的处理最多使用半天时间进行,这已经是极限时间了。
' W8 ^6 Y. l4 ?/ Z( z+ H所以说,layout设计有的时候也是一件很纠结的事情。9 ~( t. o$ g$ \% a
其实,设计质量的好坏,除了layout工程师本身细心程度、责任心程度外,layout负责人的规划及规范的制定也是很必要的,毕竟每个公司都有layout新手,在没有足够经验的同时,他们的设计质量完全是要靠设计规范来约束的。
+ i5 w+ f7 h) O9 y5 e希望楼主能再多贴一些比较好的板子,例如sony这类铺铜处理的严谨性及他们这样处理的原因,因为只有了解了它们的危害性,许多工程师才会警醒,避免因为觉得不会有太大问题而忽略细节的处理。% Y  C5 v* W  @$ m  K5 |, f6 r
另外有个问题想要请教:对于6层板的叠层,50欧姆阻抗控制的线进BGA080封装的芯片,只有4mil宽的线能进入,那么进入BGA080时就要将线宽变细,从而造成阻抗不连续状态,这又怎么避免?因为50欧姆的线宽按假八层的叠层来设计,线宽也只能做到6mil。如果按照正常的6层板叠层,top/bottom线宽要8.5mil,内层要就做到23mil,这样进入例如想DDR这类BGA080的芯片,变线宽4mil完全不行,假八层成本要高些,可是也要6mil变4mil,对于DDR3这样高速率的线,变线宽一样阻抗不连续,这种阻抗不连续造成的影响大还是小谁也无法测量出来。" L( `8 R1 g0 l$ t7 {
因此,6层板的设计,至今觉得没有什么好的解决方案,如果楼主有好的方案,希望能够共享一下,这个回复不知道怎么贴图片,本来是想发个叠层图片的,发不了。唉。
- j8 h7 H; q' E

评分

参与人数 1贡献 +10 收起 理由
admin + 10 加油!

查看全部评分

13

主题

217

帖子

1225

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1225
191#
发表于 2011-4-29 14:10 | 只看该作者
这个真的加工出来了?还做成了主板?偶滴神哪。想想那些线的处理我就鸡皮疙瘩,捷波?记住了。

9

主题

245

帖子

1335

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1335
192#
发表于 2011-5-17 09:45 | 只看该作者
值得学习

14

主题

218

帖子

1128

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1128
193#
发表于 2011-5-23 14:13 | 只看该作者
收获不少,谢谢分享

6

主题

123

帖子

662

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
662
194#
发表于 2011-5-25 14:16 | 只看该作者
ccj424 发表于 2008-3-27 11:37 6 h+ ^6 i! s& M9 ?8 A# {/ n, I
一般情况下我采用填补的方式把他填充成钝角。不知道这样是否能行得通,请高手指点。谢谢!
0 h8 ~. b. ^/ t" `4 z5 r0 I% m! p
不同公司不同的要求吧,我们在处理的时候只要不是45度角就行,一般都是两个135度角加一个90度角。4 \) g/ J" v) R% q

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
195#
发表于 2011-5-30 21:20 | 只看该作者
看了lz的剖析,才发现不能迷信主板啊,lz真nb
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 01:10 , Processed in 0.309221 second(s), 31 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表