《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

dzgking

li_suny 发表于 2012-12-11 21:52
不知道是原理图还是PCB，如果是PCB的话是可选的。
+ F3 x6 Q; w+ k2 mPinnacle是最高的，Ascent LX次之，Ascent最低，还有很 ...

谢谢 李老师。

& ^% Q, k. D' E" w* L9 ?这个界面图如何出现？我现在的情况是如果有license就直接打开了，没有的话就直接关掉了。有没有一个地方可以使这个界面出现然后选择？谢谢

li_suny

dzgking 发表于 2012-12-11 22:05
# x& y( E+ r. O5 k% y3 |谢谢 李老师。
& U* r; L# `& }  J+ F
1 ]( k5 t& R% o' j5 A这个界面图如何出现？我现在的情况是如果有license就直接打开了，没有的话就直接关掉了 ...

如果是直接打开Expedition PCB则会出现这个界面，如果是从原理图重启动Expedition，则不会出现这个界面，License选择是按照上次直接打开Exp时的选择。

sexfei

李老师：不知能不能简单说一下制作bondpad的规范（大小等）；bondpad间距设置等；bondpad距离DIE pin的间距最好控制在什么范围（最远、最近），bongpad距离管壳边缘最好控制在多大距离（涉及DIE封胶），谢谢

li_suny

sexfei 发表于 2012-12-12 13:23
李老师：不知能不能简单说一下制作bondpad的规范（大小等）；bondpad间距设置等；bondpad距离DIE pin的间距 ...

' a4 }7 k2 J: I6 `- o$ {/ D这个通常和生产厂家的工艺能力有关系。

例如bondpad 大小有150*75um，200*90um，300*100um或者更大，塑封Bondpad一般用椭圆形的，而陶瓷封装多采用矩形的或者不规则形状的Bondpad。间距通常和Bondpad的宽度差不多。

bondpad距离DIE pin的间距最远受键合线结构限制，一般不超过3.5mm,最近和芯片高度及键合机的能力有关，这在设置时和生产方要充分沟通。
. f- z% \" {! |! J# U( q5 `3 O, }和管壳的距离也是如此。主要看在那里生产，相应的规则设置也会不同。

xiesonny

1 b1 P, e* L9 n: \8 `; g问一下李老师，EXP中如何方便的剪铜，如果我想先画好想剪的轮廓，可能是复制的图形和线组成的轮廓，并且可以复制的轮廓，到我想剪铜时再剪铜，如何实现，
我试过“-”那种方式，不方便使用，另外，实用工具中也有一个剪铜功能，但那个方式，是一剪就出来效果了，

li_suny

xiesonny 发表于 2012-12-14 14:25
" p; N- ~- U/ d  c问一下李老师，EXP中如何方便的剪铜，如果我想先画好想剪的轮廓，可能是复制的图形和线组成的轮廓，并且可以 ...

- ]2 d" Y( D' q+ L1 m& N6 M, M你可以先绘制一个Draw Object类型的图形，只要这个图形是封闭的，无论形状多么复杂，都可以转换成铜。这个图形也可以复制（按住Contrl拖动就可以）。然后选中图形，在属性中直接更改为 plane shape 或者 Conductive Shape即可。

li_suny

xiesonny 发表于 2012-12-14 14:25
问一下李老师，EXP中如何方便的剪铜，如果我想先画好想剪的轮廓，可能是复制的图形和线组成的轮廓，并且可以 ...

5 e% e) @' l, o- f& d! I% q
* F% A6 u9 |* y看了你的操作过程，觉得问题在于你用的是Conductive Shape去切，造成了无效的类型，不能被识别，如果换成Draw Object问题就不会有了。当然Draw Object需要绘制成封闭图形（polygon）。
" E( C9 z8 F' B0 I1 e# j
参看下面两图。
/ @/ [- b% ]2 D) l9 e9 p7 z

xiesonny

li_suny 发表于 2012-12-15 14:49
看了你的操作过程，觉得问题在于你用的是Conductive Shape去切，造成了无效的类型，不能被识别，如果换 ...

谢谢，我再试试

xiesonny

li_suny 发表于 2012-12-15 14:49
' e2 ^) h9 h9 |+ d, ~' S看了你的操作过程，觉得问题在于你用的是Conductive Shape去切，造成了无效的类型，不能被识别，如果换 ...

2高亮部分如何挖空1
( R  l" S/ w  [  O6 Y
9 i2 S" a8 m, M$ s
0 P9 Z1 |4 ]0 \& d
$ F, q% s* N) h问题就出在封闭图形上。上图中，高亮部分如果切开一个小口，就能挖空了，问题是，这样的图形就无法挖了吗、

li_suny

xiesonny 发表于 2012-12-15 15:40
8 C0 a# V: G6 J8 I6 W0 U0 a2高亮部分如何挖空1

这种图形我试了一下，确实无法用加减法处理，我想主要原因是这是非多边形，所以无法挖空。
$ |0 J6 r  R+ _" `6 L5 P% h8 }! \! E
可以用先挖外边，再添内部的方法，稍微麻烦了一点，也是一种变通方法。

xiesonny

li_suny 发表于 2012-12-15 22:26
% z3 y  @7 k* w2 f1 O. a- S& _4 T这种图形我试了一下，确实无法用加减法处理，我想主要原因是这是非多边形，所以无法挖空。

可以用先挖 ...

- B1 c. V, c! O& S& x呵呵，谢谢李老师的回复，如你所说，要挖出这样的效果是可以的，只是操作麻烦了

li_suny

yth0 发表于 2012-12-10 13:35
嗯，谢谢李工。还有个问题想请教一下李工，我在电子工程网上提问过，但是还是没有好的办法：http://www.e ...

我试了一下，这个矛盾可以参照以下方法解决：
* l# {+ t6 t; x! v
* _1 j3 J+ R/ n% B# s还是依照你现在的建库方法，做成一个Part Number，然后再在Dxdatabook中添加器件的其它参数区分不同的阻值等。

在用Variant Manager的Replace功能时，除了Part Number外，把用于区分的其它参数也加上，就可以在Replace时有参照了。
6 l0 Q$ k5 m- R( E参看下面两图：
8 K' Y: e2 c, w; n

dzgking

请教一下李老师，我Allegro导入Expedition一直不成功，用的是Mentor的工具和方法，Allegro 是 16.5的版本，Expedition 是 7.9.3的版本，不知跟版本有没有关系？
在Allegro里报了很多有关layer的错误，明明有的layer，报告说没有，让查看stack_up；然后用Mentor的Allegro2Expedition工具，报错退出。看userguide也没找到解决办法。

li_suny

dzgking 发表于 2012-12-17 20:17
6 ?, q0 r+ x  K请教一下李老师，我Allegro导入Expedition一直不成功，用的是Mentor的工具和方法，Allegro 是 16.5的版本， ...

2 Z$ r' @# o/ O. y5 ~应该是Allegro 的版本太高的原因，你另存一个15.5版本的试试。

李泽尚

单纯的顶帖，为的只是不让这个帖子沉下去了。