IC封装电性仿真优化的方向

pjh02032121 · 发表于 2014-3-6 21:54

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 pjh02032121 于 2014-5-7 16:45 编辑

市场的需求，推动技术进步，数据传输的速率越来越高，尤其是光传输技术的发展，光模块也做的越来越小，使得光通信技术慢慢从网络产品过度到桌面产品上来。
动辄十几～几十Gbps的传输速率，给SI设计带来挑战。以前不需要关注的芯片封装，现在也必须考虑进来。
参考：
https://www.eda365.com/thread-55226-1-1.html
https://www.eda365.com/thread-48362-1-1.html
https://www.eda365.com/thread-78287-1-1.html

电性优化的目的，本质上来说就是最大提升传输效率，减少传输损耗。
封装是芯片到PCB的过渡，这里的信号传输路径处处存在着不连续（如下图），优化这些不连续点使其保持电性上的连续性，就是封装SI优化的目的。

优化的方向在哪里？我们从上图的结构上一个一个的来。
先阅读一下这个帖子，不知哪为大牛所写，非常经典。帖子中提到的，本帖不在赘述。
==>>https://www.eda365.com/thread-96268-1-1.html

结构：
芯片pad：
1. 信号/地间距
2. 信号地分配方式
芯片pad与bonding wire的位置一一对应，pad的位置、信号分配方式决定了bonding wire的位置、分配，这对信号的传输影响。

Bond wire：
1. 打线长度
2. 打线线型
3. 金线线径
3. 打线数量
4. 金线阻抗匹配
下图是从芯片上的50ohm的cpw打金线到基板50ohm微带，对比bonding wire的线型、打线数量对传输特性的影响，结论自己去总结。

接下来对比，对金线进行阻抗匹配前后，传输特性的对比，这个影响有点大。

过孔：
1. 孔大小
2. 孔壁厚度
3. 孔pad大小
4. 孔anti-pad大小
5. 地孔的数量、距离等
不多说了，有人做了PCB过孔的研究，基板上雷同。
请参考：

8-WA2_Paper_Vias_structural_Details_and_their_.pdf (2.3 MB, 下载次数: 15542)
https://www.eda365.com/thread-90238-1-1.html
https://www.eda365.com/thread-77031-1-1.html
https://www.eda365.com/thread-77010-1-1.html

Substrate+PCB界面：
1. Solder ball大小
2. Solder ball高度
3. Solder ball间距
4. Solder ball S/P/G配置
4. Solder ball焊盘（Substrate + PCB）
下图，4+2+4的BGA基板，互连到PCB。对基板和PCB的焊盘阻抗金线优化（2）和降低Solder Ball的高度（3）对传输特性影响，结论自己总结。

工艺：
表面处理工艺，蚀刻工艺，影响比较复杂。
简单参考：
https://www.eda365.com/thread-83331-1-1.html
http://bbs.rfeda.cn/read-htm-tid-84397.html

6-WA4_Paper_EM_Modeling_of_Board_Surface_.pdf (942.48 KB, 下载次数: 85)

材料：
1. Substrate + PCB；
2. Mold compound；
基板板材，PCB板材，有机材料都有很多低损耗的材料可供选择，高端的可用陶瓷材料LTCC、HTCC等。
molding compound低损耗的不多，高频的一般不用，多为真空封装或充惰性气体保护。