|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 hi_yjs 于 2013-4-6 21:25 编辑 ) ~- S% U9 M* \4 ]6 [
9 Z7 `5 s1 l+ @
原本的偶,在浴缸里扑腾几下,没被淹死,就以为自己会游泳了~3 Q* v0 x" d, b# S+ U& @ o6 G' U% g& x
这次参加Jimmy的培训,一个一个的巨浪打过来,才明白什么叫知识的海洋……+ x, ]; N$ `! R7 S7 L+ G
这次主讲是92年的肖美女~7 M# ^1 X0 q+ q3 q. E& S+ U5 {
自卑啊~人家美女这么年轻,就已经如此有气场了~! L: C! L" Q; E3 G- h
而且讲得也非常有条理、深刻……1 T; [# ^8 H' T+ m* [( B$ i: Y
比较有感觉的就是,不墨守陈规,敢于突破教条,懂得灵活变化……7 ]! X1 Z: M1 V2 i2 G& X
这也在于“知其所以然”!如果只是知其然,必不敢,也不懂得去灵活的变通。! t8 M1 b1 P# ]3 }
只有知其然亦知其所以然,才懂得、敢于去变,去优化~1 m3 r% f6 t! P4 _4 h5 R; F
% b8 ?* C+ H5 \' V
OK,废话说得有点多了~
' j+ B$ a* b( I0 ^下面,偶就跟大家分享一下,偶这次培训的笔记~
+ i; O+ W w. _. j纯属抛砖引玉~
- Q7 F% E" Y, ^0 b
" Z2 Y5 t' b# H2 O) R一、何谓电源完整性设计2 T! N& X: j: G6 M6 |. h/ r
电源完整性设计研究的是电源分配网络PND(既从电源的源头-稳压芯片-平面-芯片引脚到芯片内部这么一个网络)。' x; L9 E+ U @* U
) ^: q Y- x; T, [3 i( X
二、电源完整性的目标
: ]$ ]- O9 k( u( O1 a 电源完整性设计就是要把噪声控制在允许范围内,保持芯片焊盘上的电压稳定。* } F3 L! w2 P+ q& c
2 b0 s' o( t! q6 U8 x
如何做到这点呢?这就要求我们知其所以然了——噪声从哪来?通过控制哪些量能控制噪声呢?9 I, x% r# j6 H9 F7 w# h, l
电源的波动,其实是由芯片内部造成的!
9 Q0 A1 H; L4 P0 b9 [; s 芯片内部状态转换过程,电流必定会产生变化,而这个变换就导致了纹波的产生。
2 r" X- i' Z, e) h, U$ Z 这个电流的变化是不可避免的!那么根据欧姆定律我们要让波动保持在一定范围内,就只有让阻抗尽量低!
; {! K+ m# v% d% b- `8 n
2 Z6 g1 Y& {2 b5 T4 C三、电源完整性的实现方法5 o( l6 @$ E7 V
1、电源模块
# b7 B0 m, |( c4 `5 } 电源模块一般靠近板边、电源入口摆放。( z7 n' Y3 ?3 c: D
但也不要教条地就认死这一规则。如果某电源模块,只是给单独一芯片而不是整板供电,自然就放在芯片附近即可。! L$ H6 z% b$ X% i* K
2、内层平面
& s. n9 M% `0 q4 Q 尽量使电源层有紧耦合的参考地平面。这其实本身就相当是一个电容,比外接的电容要强大的多~: j1 S' z4 m% j3 a% H$ E
叠层时一般都是对称的,并保证至少有一个电源与地紧挨着。- y1 P; {% ~: _: i* r" p2 I! y
两个压差较大的电源平面不允许在一起。
2 u# j2 i" j: V 3、多种电源的分割& g$ ]+ K6 Z k4 s/ k, U
分割后的电源平面要尽量规则。这不是为了美观,而是为了避免出现瓶颈。
5 k* Y; Q5 z5 ?2 s 不要将没有联系的平面之间形成交叠,空间上也不允许重叠。( |6 p* v* h( q. A9 {* o0 u
即分割后的相同平面(如模拟或者数字)无论在哪一层的投影都应该是形状相同,位置相同的。
) f0 d8 J2 F. q+ p* A% W 1Oz铜厚时1mm的线宽能通过的电流分别为:表层1A,内层0.5A。6 U; i, A6 C" m; |# C
VIA则按孔的周长来等效走线宽。如0.25mm的孔,周长为0.25*3.14=0.785mm,可通过的电流为0.785A.
- u6 p; v2 `! }5 B5 W: t 4、供电芯片
+ f9 \0 T9 i; s% V+ D1 e$ x1 G 大电容谐振频率低,滤波半径较大,可放在芯片周围;
2 Y+ ~4 q* o% l: a! e% e3 S 小电容谐振频率高,滤波半径较小,必须靠近芯片引脚摆放。
3 E9 U! d: w9 V: C M3 ?1 } 为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波。并且摆放是要正反交错,以让电感相互抵消。
( E# u1 w. C' h8 p* ^0 U
* `8 S; f2 g1 K' D. }( i2 M: K5 B% g* U& G
上面我就回顾、总结一下,偶这菜鸟在这知识巨浪里头,偶尔挣扎着吸取到的一些东西。
( \5 e4 A0 z! F$ ~) q5 s; t不够完整,甚至可能会有些理解上的偏差,还望各位多多指教~
5 p# v. A* b3 \6 _ n下面我想用本次培训的几道思考题作为结尾:
1 P/ r2 k1 }5 y1、为什么大电容可以放在距离芯片较远的位置,小电容要尽量靠近芯片管脚放置?
7 N+ K) ^+ b- P) o- u9 `2、如何估算线宽和过孔的过流能力?
0 n2 q: y% i- c& |8 G3、叠层是否是走线层越多越好,只要保证电源能连通就可以?: Y4 h& \# G/ q+ Y
4、为了降低电容的等效电感,可以采用多个相同容值电容并联的方式进行滤波?
8 O: C" J8 L( P( |" k: q5 ^% @ S" b* f
|
-
1.png
(193.88 KB, 下载次数: 3)
评分
-
查看全部评分
|