请教DxDesigner如何输出allegro的net list?

网上邻居

请教DxDesigner如何输出allegro的net list?
; V5 T! v* ?6 b$ K! n谢谢。

braveboys

现在设计电路少了，不太常过来了。
4 i+ J" N/ O0 Q不知道大家的问题出在什么地方，因为我对allegro不熟，以前用mentor cdb流程比较多，后来因为需要，将 dx 添加属性，走了网表流程到allegro下。当时用的版本是ee2005.
需要在原理图符号中具有device，part，ref des，pkg_type 4个属性（level有书写也需要，实际测试貌似可以不用），就可以生成网表导入到allegro，导出时尽量用pcb interface（tools菜单），不容易出问题。
1 K$ G, z3 t0 ]& E另：刚刚在ee vx.1与spb 16.6测试，成功，只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符，但若走该流程，device看来还得添上。至少vx.1是这个样子的

luhailei

braveboys 发表于 2013-1-10 10:30
) \4 _; H- E' t$ W% Y6 T这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比 ...

6 X5 w6 Z4 l# l& ~这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。

ponkarthikeyan

我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助，让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表
" H: w6 D/ c0 q. R

xiesonny

直接导出就可以了呀，里面有ALLEGRO的网表输出的，是TEL后缀的

网上邻居

我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

! '' ;  ?

  q" x1 Y/ I, ~9 s1 M$A_PROPERTIES
' y) m5 Q0 A9 i& v- H9 p! r
'PKG_TYPE' '0402'; ?
5 j# Y5 S% i* }" F! {'VALUE' '50'; ?

$NETS
2 e! G0 o$ Q4 S0 e6 ?& l
$ N, u; @, }8 D# z& z# f$PINS

xiesonny

网上邻居 发表于 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$ _% `4 a" R5 _# `. Q$PACKAGES

6 @& E% X2 r9 N; V$ }" O4 P; s哈，这是PCBBBS PROTEL版的版主摸，，，

网上邻居

是啊，小的不才，刚刚开始学dxdesinger,还望赐教

xiesonny

网上邻居 发表于 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
* n$ b' X4 H; \$PACKAGES

9 |2 m7 C$ i* J% P$ k( ~; ^输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
测试如下。
) n4 i8 S+ }5 n$ ~+ Y

. ~; H2 e6 y3 Y* n# ]

海龙

那样DxDesigner怎样和allegro交互布局呢？

海龙

xiesonny 发表于 2012-12-26 10:00
' W- ~) v" b5 w8 C. C! Z, L输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
1 k# k2 ]0 c- p测试如下。
...

交互方面可以么？
, D8 C9 L& s6 @( }- K

denniszeng

应该要写个什么脚本程序吧，华为就是用DxD做SCH Allegro做PCB的

网上邻居

需要配置什么脚本文件吗？

braveboys

这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比如没有添加pkg_type。用export没这么多意提示，要是缺失属性导入到allegro会有问题

网上邻居

楼上哥们能详细介绍下方法吗？

iuven

没有哥们分享啊，哎.........