我做的ddr2布线，我分了4个class，请问每个class之间的规则这么来设置呢？我要做4层板

jiecomeon

我做的ddr2布线，我分了4个class，请问每个class之间的规则这么来设置呢？我要做4层板

大侠们帮忙看下，粉色想地址命令，绿色是高八位数据，淡黄色是低八位数据线

jiecomeon

线宽我用的是5mil。via用的是20/10和16/8，这样可以吗？

jimmy

过孔可以采用:8/18,8/16(ddr)

线宽要根据你的阻抗值，层叠，铜厚，表面处理工艺等来计算。可用SI8000来算。

jiecomeon

jimmy 发表于 2012-4-27 14:55
8 [, [& b' g  Y! N9 q# g过孔可以采用:8/18,8/16(ddr)
1 n  c+ Z! y* F- |2 v4 H
线宽要根据你的阻抗值，层叠，铜厚，表面处理工艺等来计算。可用SI8000来算 ...

这样的布线，数据线不可能都在同一层的，这样有问题吗？

jimmy

没问题。如果没办法在同一层，那高低位一定要保证4w或20mil的间距

jiecomeon

jimmy 发表于 2012-4-27 15:26
) X( Z6 A0 H: z7 D没问题。如果没办法在同一层，那高低位一定要保证4w或20mil的间距

哦，谢谢jimmy大哥哦

rjc

jimmy 发表于 2012-4-27 14:55
8 X3 Y" c) c  T" q过孔可以采用:8/18,8/16(ddr)

线宽要根据你的阻抗值，层叠，铜厚，表面处理工艺等来计算。可用SI8000来算 ...

过孔用8的话 成本很高。。。
我们工厂告诉我 双面一般最小用10mil 我一般用12mil

Happyboy168

4层板啊，成本怎么高呢？你板厚多少？

jimmy

rjc 发表于 2012-4-28 17:11
" |5 F6 b* d/ ^# O4 c5 o过孔用8的话 成本很高。。。
我们工厂告诉我 双面一般最小用10mil 我一般用12mil

0 ?- o- C9 S/ P5 v0 ^/ ~你听板厂虾扯蛋。DDR是0.8mm的间距，用10~12mil的孔你还怎么走线。
. ]8 |( ^9 I9 f
( e5 j! C4 X0 ?建议你换一家板厂。

adwordslai

具体一点是怎么分4个class的？ 过孔用16d8 20d12就可

jiecomeon

adwordslai 发表于 2012-4-29 23:59
/ y1 ~( I# C" \0 Z1 w+ S% I  w具体一点是怎么分4个class的？ 过孔用16d8 20d12就可

+ }5 E+ O0 a0 I* D/ k& W' B$ }5 d4个class如下：
6 b$ l6 W5 d* N( h2 Z- e
1,DATA_L：Q0~DQ7,LDM,LDQS_N,LDQS_P

2,DATA_H: Q8~DQ15,UDM,UDQS_N,UDQS_P
% g& L+ ]  Z6 d5 u( W1 s4 K
/ ^1 i3 y. E4 m1 `3,ADDR:除数据线外的其他信号,AO~A15，BA0~BA2，CAS_N,CKE,ODT,RAS_N,WE_N
) V/ y0 w, q% v# H: s
. S+ ^0 B' h: W, E8 a9 J4,CLK_DIFF: CLK_N,CLK_P

jiecomeon

Happyboy168 发表于 2012-4-28 21:21
2 n2 e0 M0 Z9 q, P8 ]4层板啊，成本怎么高呢？你板厚多少？

板厚1.6mm

part99

你的class设置得对，只要1,2,3组基本等长，（+-100mil）差分线严格等长（+-10mil），基本上没什么问题了。

爱我的人

看看

luxabss

我正在layout DDR3x8x4,内存 1G。由于板子较小只有3x6CM，所以我采用过孔是VIA-12-4，6层板设计。LZ Class 分组基本OK了，时钟布线要包地或者考虑3W原则