请教关于PCB单面放置元器件电路板的滤波问题

blue822180 · 发表于 2012-1-10 14:42

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 blue822180 于 2012-1-10 14:48 编辑

最近在做邮票封装，在制作过程中我遇见一个问题：就是邮票封装的器件只能放在表层。因此系统内有些管脚密度较高的芯片，例如SC6410一类的电路板，其滤波如何处理？这个我考虑很久了，但是一直没有想明白：如果电容放置的位置离管脚太远则起不到滤波作用，若将滤波芯片放置在邮票封装的进口——例如电源的输入端，对输入信号进行滤波。虽然有一定作用，但是芯片内有晶振一类器件其本身也是干扰源，这些干扰源对系统内的影响有无法消除。所以小弟在这里拜求各位老大指点一二

blue822180 · 发表于 2012-1-10 14:49

哪位老大给点建议吧，这也许涉及到信号完整性问题，但是这里也涉及到PCB布局的问题，希望老大们帮忙

blue822180 · 发表于 2012-1-10 15:09

:'(:'(老大们给点建议吧，哪怕是能解决一点布局问题也好呀，知道一点总比让我一点不知道好吧，请各位赐教

blue822180 · 发表于 2012-1-10 16:14

我看大家都看但是就是不好意思说话，那我先说一点吧，咱们大家一起把这个东西完善吧：我认为金属外壳的晶振采用完整的印象平面，同时采用底层走线的方法来避免晶振的干扰。走线时采用3W原则尽量减少串扰的存在。采用20H原则避免边沿效应的存在。每层都采用铺地平面的办法来降低板间的辐射问题。我先写一些浅显的，请老大们援手吧，即使没有系统的想法一个建议也好呀

rjc · 发表于 2012-1-10 16:28

进去的电源有地方的话放多几个电容，其他的像楼上说的去做。哦关键的信号包地。。。

blue822180 · 发表于 2012-1-10 16:38

rjc 发表于 2012-1-10 16:28
! ^/ [5 a+ Z8 A, q+ c% M进去的电源有地方的话放多几个电容，其他的像楼上说的去做。哦关键的信号包地。。。

您好请问，信号如何包地，加入我大面积铺铜可以吗？信号线附近就已经有地了那个是不是就叫包地呢？还请您名示

blue822180 · 发表于 2012-1-10 16:40

blue822180 发表于 2012-1-10 16:38 2 Y+ ~' V+ _) `* b8 Z5 p3 ^
您好请问，信号如何包地，加入我大面积铺铜可以吗？信号线附近就已经有地了那个是不是就叫包地呢？还请您 ...

坐等您的消息

rjc · 发表于 2012-1-10 16:52

我的理解是：信号上上下下左左右右都是地就是包地，单面的话只能是左右了。。

blue822180 · 发表于 2012-1-10 17:02

rjc 发表于 2012-1-10 16:52
. j, L- c, d" E我的理解是：信号上上下下左左右右都是地就是包地，单面的话只能是左右了。。

如果我用allegro铺地后，我删除孤岛后，有些地方由于两条线走线很近所以形成孤岛，这里的地删除后就没有包地了，这样如何处理，您不要告诉我打过孔和地面的地连接，加入线很近没法打过孔

chengang0103 · 发表于 2012-1-10 19:56

1：让芯片电源平面与地平面间距尽量小。
2：芯片电源入口处，放几个各个频段的电容。其它边上放些电容（容值注意去藕半径问题）。
3：6410芯片内部PLL电路应该还不会对信号影响过大。这个电路的电源要好好处理。
4：电源shape尽量大点了。

如果可以的话，做下静态IR-drop与PI看看了。

blue822180 · 发表于 2012-1-10 20:44

chengang0103 发表于 2012-1-10 19:56 ! G2 h& \$ C* K, D$ u7 b
1：让芯片电源平面与地平面间距尽量小。 J* K4 b) o: y$ q! f- t
2：芯片电源入口处，放几个各个频段的电容。其它边上放些电容（容 ...

谢谢您的建议，但是有些问题还是不明白：做下静态IR-drop是什么呀，我没有接触过请问那个的中文解释是什么呀？至于PI仿真，由于公司内缺少仿真库所以一直没有仿真过。

chengang0103 · 发表于 2012-1-10 20:48

帮助文档里边有讲。

这当然是要有那样的条件才做了。

blue822180 · 发表于 2012-1-10 21:05

chengang0103 发表于 2012-1-10 20:48
2 r( \& g4 _* D% H帮助文档里边有讲。
" ~- f6 Q2 Q9 D
- v" X2 v; k0 j, k$ x这当然是要有那样的条件才做了。

谢谢，我查找一下吧。如果有什么问题再联系您吧。

blue822180 · 发表于 2012-1-10 21:39

随时听从各位前辈的指导，希望各位前辈能在电磁兼容和布局方面提出一些建设性意见

juyken · 发表于 2012-1-12 16:53

blue822180 发表于 2012-1-10 16:38
: O+ i1 `7 z5 t! x$ l- H您好请问，信号如何包地，加入我大面积铺铜可以吗？信号线附近就已经有地了那个是不是就叫包地呢？还请您 ...

铺通也可以的主要是多打几个via，如果用gnd线包signal线的话尽量在gnd线上每200mil左右打一个via，根据共面波导理论用polar计算得出：gnd线不能跟signal线走的太近，一般在20mil（3w）以上减少线间串扰，其实打via只是通过过孔到地平面，让信号回流路径更短，来改善信号电平。当然也可以采用20H规则减少边沿效应 power layer内缩 gnd layer 20H（H是power跟gnd之间的介质厚度）同理内缩也是越大越好，采用20H可以将70%的电场限制在接地层边沿内，100H可以将98%的电场限制在接地层边沿内，当然啦具体还得试你的实际情况而定。。。。以上是个人粗见还望大虾们多多指点。。。。

		自动登录	找回密码
密码			注册

请教关于PCB单面放置元器件电路板的滤波问题

EDA365欢迎您！

推荐内容 /1