6层板 MID 4个DDRII 阻抗匹配设计要求

风冰子 · 发表于 2011-9-5 10:56

您需要登录才可以下载或查看，没有帐号？注册

x

下面是本人最近做一块6层 4个DDRII MID ，打板时需要出一个阻抗匹配文件要求，分享给大家参考！

6层MID 4个DDRII 阻抗匹配要求.pdf (385.36 KB, 下载次数: 2160)

zhuyt05 · 发表于 2014-7-14 14:46

风冰子发表于 2011-9-6 15:26) c0 |9 V; j# v/ P" l- i
你是问哪个怎么做到的？- |! |) b# Y, J; s! l* J' e" Y
这些阻抗要求时给板厂来去做的，PCB只需要按常规线宽layout好就可以了！

如果是同一层，线宽5mil阻抗为50欧姆，那么线宽8mil就一定会小于50欧姆呀，LZ你确定厂家没有改线宽吗？

xuxiaoxiang · 发表于 2011-9-5 10:58

谢谢分享

shen945 · 发表于 2011-9-5 11:03

cccccc32 · 发表于 2011-9-5 11:39

谢谢分享！！！

风冰子 · 发表于 2011-9-5 11:44

其中，包含：
1.USB 2组差分线阻抗要求。
2.DDR II 4组差分线及时钟差分线阻抗要求。
3.DDR II 单端走线阻抗要求。
4.WIFI RF走线阻抗要求。

yaoq123456 · 发表于 2011-9-5 12:33

谢谢@！

lcywzg2008 · 发表于 2011-9-5 13:52

谢谢分享！！！

czypf · 发表于 2011-9-5 14:57

谢谢。。。好东西。。。。

panadol · 发表于 2011-9-5 18:36

多谢分享啊！是用PADS做的？

风冰子 · 发表于 2011-9-6 09:19

panadol 发表于 2011-9-5 18:36
' g! c4 `$ F. W- m1 f% f6 m. }多谢分享啊！是用PADS做的？

是的！

轩辕浪 · 发表于 2011-9-6 10:59

{:soso__9626188364198494467_4:}

这个怎么做到的/{:soso_e156:}

风冰子 · 发表于 2011-9-6 15:26

轩辕浪发表于 2011-9-6 10:59 1 S5 y1 T5 U9 A/ s$ l
这个怎么做到的/

你是问哪个怎么做到的？
这些阻抗要求时给板厂来去做的，PCB只需要按常规线宽layout好就可以了！

smw601 · 发表于 2011-9-6 20:48

楼主的WIFI信号和DDR信号及差分信号与参考平面的间距能够全部满足要求吗？

lcfcl · 发表于 2011-9-6 21:45

谢谢分享啊

cxt668 · 发表于 2011-9-6 22:31

参考一下！

		自动登录	找回密码
密码			注册

推荐内容 /1