|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 xuezhile 于 2009-11-26 11:09 编辑 4 G/ Y9 O3 K/ v2 [; k
* X3 _0 x" A$ J, J, R1 V: L
谷歌，百度了很久，还是没有找到解决的办法，2 e1 w5 E; o/ P, w8 z
恳请各位DX帮忙分析一下，非常感谢，
' s% v5 d! |$ E. F5 F' h3 h5 M# b/ L" Z+ s1 m
软件名称：PADS 2007 —PADS LAYOUT
2 i2 ~% p B6 R) `, I具体问题如下，我的板子是六层的,一TOP LAYER, 二GROUND LAYER,三INNER LAYER1 ( u" G2 {* |, g. I
四INNER LAYER2,五POWER LAYER ,六BOTTOM LAYER - C# y( l7 D C$ c) u1 n
, ]3 i3 H8 k( ^8 F
其中 POWER LAYER 用的是Plane Type 为 no Plane , 采用，在电源层，将多种电源进行分割的方式。9 `) F9 ^' k) w X4 `1 U
/ S8 U5 e1 g1 \& q9 u1 Q5 l
现在出现的问题是，我通过过孔(via通孔)与电源层连接，例如：我用过孔将电源层 VCC1V8的电源引出来，连接到芯片或电阻电容的引脚上，% u h r5 ]5 F
# o: B. e3 a3 A& d3 R3 l4 o
在进行Verify Design 的 connectivity 检查时，提示VCC1V8 有很多没连上。3 @/ n- J* n: d
, q; F' J' d6 Q" C2 A4 S% @& f现在有一点不明白的是，过孔都是连接到同一电源层net上，为什么会提示错误呢~
9 e: [8 r/ ]/ K3 y恳请指教，多谢 f* S) O1 i5 M6 J: }( a0 C! T
文件见附件* k# T, I& U8 m7 _4 v9 C& B7 x
附：出错报告5 r5 z8 i; a7 B: {/ P
CONTINUITY ERRORS REPORT -- hello.pcb -- Wed Nov 25 16:55:52 20094 D1 z$ h8 `7 _& o1 r5 x; B$ }
' d& L& Q9 k) p' n- n E: WIsolated subnets for: VCC1V8- }: P% h2 G' V7 g9 q* m$ O$ f; p% @: x
*** subnet # 1! a9 }( ?4 V4 u& q: X5 P
C138.1 VIA(5622.72,-4063.94 L1)
6 j. |$ ~2 Y$ j- z0 c/ X*** subnet # 2, n, g9 b) Y1 \( A
C81.1 VIA(6002.4,-2068.94 L1)
3 _9 e4 K; H6 ~; n" m. L。。。。。。* x* z: o3 v p
# J3 t. k1 v- p2 d# T+ ?
** subnet # 21/ z8 W, t3 o# M5 F8 O" V6 c7 e
COPPER(5803.5,-3606.5 L1) HATCH OUTLINE(6712.5,-3216.25 L5) R47.1 VIA(6275,-4075 L1)。。。。。。 |
|
/1 
发表于 2009-11-25 20:48
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
