EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2017-11-29 17:07 编辑 7 V: [ ?+ d. j4 o# Q6 v9 C, C
4 t$ L$ f9 m. A+ X t0 D
9 h9 \1 y- O" Q% L
2 r, g; t3 g# x
简介
0 S9 C4 S+ }" YCadence Sigrity解决方案，2012 年Cadence公司以8千万美元收购Sigrity公司，原提供用于IC封装物理设计和电源完整性、信号完整性、设计阶段电磁干扰（EMI）分析的软件: 分析包括芯片、IC封装和印刷电路板在内的设计。原Sigrity公司创建于1997年，凭借在仿真中使用针对电子结构的电磁计算技术和混合求解技术，获得美国国家自然科学基金会奖项。
, d( v* n4 [$ P& Q1 w( o! j4 zCadence公司收购Sigrity公司之后，对Sigrity 产品线做出一系列整合，更好地支持、对接同一公司下的PCB设计和IC封装设计软件，并且持续地创新和扩展产品技术， 包括： 2015年，Cadence公司发布了Sigrity并行计算4-pack，可以使得PCB精确模型提取验证加速3倍，从而实现高效的产品设计。并且提供兼顾电源效应（power-aware）的系统信号完整性（SI）分析功能，支持全面JEDEC合规检查的LPDDR4分析，以及灵活的软件购买选项。 2016年，Cadence公司扩展了产品组合，提供升级的串行链路分析流程，包括IBIS-AMI建模技术、USB 3.1（Gen 2）合规工具包、以及剪切-缝合（cut-and-stitch）模型提取技术，可将长串行链路分段，分别使用3D全波建模或者混合提取技术建模。 2017年，Cadence Sigrity产品引入了几项专门用于加速PCB电源和信号完整性验收的新功能。与Cisco合作开发的“电源树” （PowerTree™）技术，实现基于团队合作的电源完整性（PI）解决方案，减少设计迭代，加速产品成功上市。
: V( T! n4 c9 ^& O# [: O
* w" Z5 r9 F% w Q" d! t完整解决方案
* h" Y S8 A; l$ O! E/ M6 \+ \6 \% s8 P4 M- d2 g% I
1. Allegro Sigrity串行链路分析解决方案 | 用于分析千兆位级串行链路的完整解决方案
5 N' t8 p! z$ @5 s5 @) a
3 |$ D1 G' C: i% }* ^# ?5 O3 q' t核心价值 主要功能/特点 ; f) n7 h/ } a4 L# q9 k
2. Allegro SigritySI Base信号完整性基础解决方案 | 先进的信号质量分析
8 z5 V5 Q: |: m4 M6 h/ {
核心价值 L1 Q9 t1 e% p. k
主要功能/特点
' @2 k! ]) b+ K' y1 w- J" W; S集成Allegro Sigrity SI Base和Allegro PCB编辑器 \: m) U, O2 B3 |/ g
3. AllegroSigrity PI Base 电源完整性基础解决方案 | 实现PI专家和非专家协同合作的电源完整性分析工具 ! w9 |9 q) g: M) {9 g7 k# Y
核心价值 定位需要更改布局的区域，以提高电源完整性 为PDN分析提供高级建模和PI仿真 在封装或板级仿真PDN PFE有助于去耦电容的选择和放置 / p4 q, Z# L8 g# |8 }( F# u$ `0 Z
) ~# o, P5 H1 S1 T主要功能/特点 执行一级PI分析 尽早发现设计错误，提高设计一次性成功率 采用以PI为核心的约束条件，缩短设计周期 设计面板与layout分析环境二者紧密集成 准确定位需要修改的物理位置，以提高PDN性能
9 b/ S% q, L8 e2 Z/ d" |
. o# M. A" A) o& z" O
Allegro技术环境集成Sigrity电源分析技术 7 i" k- ]5 P- _
4. Allegro Sigrity Power-Aware 兼顾电源的信号完整性解决方案 | 源同步并行总线分析的完整解决方案 1 i+ e: t$ |- h+ l# J. x& v- ]
核心价值
4 @) H* ^- ^( \# X' y" ?7 w非理想电源/地仿真（下图）与理想电源/地仿真（上图） . L" D' a, O1 ^- C, d
5. Allegro Sigrity 电源完整性验收和优化解决方案 | PI专家的签收级AC和DC分析工具
8 K5 l4 n# t m0 C核心价值 PCB和IC封装设计AC及DC PI分析的验收级精确度 可用于单项工具模式或作为一个集成Allegro Sigrity解决方案 设计面板功能方便用户在分析PCB或IC封装的同时查看和修改设计 0 U% y( \/ ?8 t, ?6 _
% H9 }3 f# J) n( Y9 f主要功能/特点 Allegro设计面板功能可让您在分析Allegro PCB或IC封装设计时查看和修改设计 兼顾热能的分析功能，可以同时考虑器件热和焦耳热 电气评估功能可让您快速对设计的电气质量进行一级评估 与Allegro PCB和IC封装工具的约束管理系统无缝配合
. `+ {! u x- Y6 U
) m% G0 B/ c% r" E6 a+ }: nAllegroSigrity PI 验收和优化解决方案与AllegroSigrity PI Base一起，允许单个用户访问以下的Sigrity专项工具，或使用整合的AllegroSigrity解决方案：
+ }! e/ Y& D! }! }6 t0 e& T
2 f Z, E# m+ F$ h# [6 D) n \# K: Y, C7 d8 H/ j+ L/ b- F8 d
% |1 V8 m1 O0 e
将这些Sigrity电源完整性工具集成到一个解决方案中，Allegro Sigrity PI 验收和优化解决方案可使它们与设计面板无缝集成 ( v2 ~: R4 E2 B/ P- M! f
6. Allegro Sigrity 封装评估和提取解决方案 | 完整的IC封装评估和建模解决方案 3 u1 K( z {, Z4 z
核心价值 ' @2 e: \: t+ h" g( u% Y8 i+ h# L) q
' T9 P* a: W# h* z! D3 |: N% I
专项工具
W# Z* ^( t# a) q U% [0 s9 ^2 X3 g$ m( Y7 f# f) q1 n1 \9 U
1. Sigrity PowerSI | 对整个IC封装或PCB进行快速准确的电气分析
, o9 M2 `& d) a4 W2 ~ {' j( s, q! o& g i1 B; U* m
PowerSI是一款用于高级信号完整性、电源完整性和设计阶段EMI分析的虚拟多端口矢量网络分析器。 支持S参数模型提取、走线阻抗和耦合检查，为整个IC封装和PCB设计提供多种频域分析模式。
# [ ] r, r, ~2 E9 F$ x7 O7 W/ A8 e% l) o0 h
核心价值 市场主导产品，是进行关键PI、SI分析的必选工具 IC封装和PCB结构的高精度建模 单端和混合模式结果及后处理 自适应频率采样和智能结果存储 支持元器件/电路模型且不限制端口数 集成PowerDC™技术，确保直至DC的模型精度 流线型工作流程，简化设置步骤 集成全波和准静态3DEM求解器
2 s6 }: |' Y. r9 w
频域SI，PI和EMC 3 U. F! {' L" F9 d: z5 i
2. Sigrity PowerDC | 确保供电可靠/ c) T' U& `3 u) l
, k% |* e5 l5 S; ]+ ~, C
PowerDC是用于IC封装和PCB设计的高效DC验收解决方案，可进行电/热协同仿真，以最大限度地提高精度，可快速定位压降和电流的热点，自动找到最佳的感应线位置。 : S( m4 z+ X" ]3 z! }5 i
# U5 C# L; g/ [( B核心价值 PCB 和封装领域的第一个也是唯一的集成和自动化电/热协同仿真 持有专利的自动远程感应线定位，可有效节约时间 最快、最准确的压降解决方案 丰富的可视化选项，可快速进行设计改进 独特的可视化方框图结果，支持设计假设（what-if）分析 分块化多板E/T协同仿真 统一管理设置参数 集成 Allegro Sigrity PI 解决方案% U! }0 `9 D- N* ?# ?5 W1 N$ F/ b
0 w) ~* `' a8 Q8 ~& a, }8 J: J( ^
多板E/T协同仿真
0 D {1 [" R" Y完整设计流程解决方案
" Y F$ x# g# N$ T% D9 K! j
* w) |0 I, T- V' x/ S1. PDN 设计 | 集成布局和分析解决方案的约束驱动设计
, v3 M- u) {/ D. d5 W( u+ \( o% n6 l4 Z
/ {( h8 d2 c0 G( B& ^核心价值 基于团队的约束驱动设计流程：PCB布局专家执行一级PI分析，因此PI专家可以专注于高级分析任务 自动化设置AC和DCPI分析，并复用以前的设置，以便快速有效地分析设计变更 使用DRC标记和交叉定位，轻松识别需要满足PDN特定要求的布局布线变更 2 O2 B& Z W* B% \1 P; v& M: g; ^
2. LPDDR4 完整解决方案 | LPDDR4设计兼顾电源的精确解决方案
0 b1 N) e: f, T
& y, A* O) f+ ^" y' R4 Q% h0 p9 k核心价值 多协议设计IP 硅级精确兼顾电源的IBIS模型 虚拟参考设计 精确的LPDDR4封装模型 完整的设计流程，以加快PCB分析
& Z1 `* d/ Z/ A( x% g
* J. r; t% E2 C# s* u3. IO-SSO 分析套件 | 您成功仿真所需的所有技术
, O- o! B) M; v( w; Z F
3 ~1 L* \* V$ b9 s* |核心价值
9 B' E, @# K/ }1 r1 a& S8 V
& Q S# r* B0 f7 H8 z o! {2 T! b" |
欢迎您的评论！
. u# y" z" w- f9 k% u/ h8 ` p
$ n- b8 T" V6 T4 m* ~您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 ; p1 F. J/ P$ x3 i ^, S7 F* X
8 @1 Q" S& V; u, q9 [9 z/ H! e
1 V& I# K1 U( ?4 I3 P | 
/1 
发表于 2017-11-28 21:09
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2017-11-29 08:57
