2017年11月5日QA检查报告节选

EDA365QA · 发表于 2017-11-6 10:14

您需要登录才可以下载或查看，没有帐号？注册

x

1.匹配电阻应该靠近连接器放置

1023598725 · 发表于 2017-11-6 17:44

EDA365QA 发表于 2017-11-6 10:16
0 R% O# V. A" x, f L. O6.高速线不哟啊在挖空的隔离焊盘下方走线

你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

ccccindy · 发表于 2017-11-28 15:40

1023598725 发表于 2017-11-6 17:44
: n K) T9 g- d* M) g& H你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

我的理解是不能在挖空区域底下过这样参考平面不完整落在分隔区走线应该完全落在参考平面上

fengyu6117 · 发表于 2017-11-8 09:56

EDA365QA 发表于 2017-11-6 10:15" O$ e8 C( ?0 E* e8 \
4.CAN没有按照差分走线

CAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。

EDA365QA · 发表于 2017-11-6 10:14

2.电源没有来源

EDA365QA · 发表于 2017-11-6 10:15

3.网格部分应该是表层禁布

EDA365QA · 发表于 2017-11-6 10:15

4.CAN没有按照差分走线

EDA365QA · 发表于 2017-11-6 10:15

5.串口电容加粗处理

EDA365QA · 发表于 2017-11-6 10:16

本帖最后由 EDA365QA 于 2017-11-7 09:02 编辑

6.高速线不能在挖空的隔离焊盘下方走线

EDA365QA · 发表于 2017-11-6 10:16

7.此电源不需铺平面

EDA365QA · 发表于 2017-11-6 10:16

8.开路

EDA365QA · 发表于 2017-11-6 10:17

9.相邻走线层的走线重叠较多

EDA365QA · 发表于 2017-11-6 10:17

10.485没有走差分

Jamie_he2015 · 发表于 2017-11-6 18:54

1023598725 发表于 2017-11-6 17:441 Z8 Y. `7 X* O+ D3 s7 z- {* V
你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

应该是，不要在两个过孔之间的挖空区走线

zyh610710 · 发表于 2017-11-6 20:16

学习

edapcbsyc · 发表于 2017-11-6 21:45

感谢分享

EDA365QA · 发表于 2017-11-7 09:03

1023598725 发表于 2017-11-6 17:44
5 O5 ]+ M- p7 j+ p( T& {" y你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

		自动登录	找回密码
密码			注册

推荐内容 /1