2017年6月20日公益PCB评审报告节选（一）

EDA365QA

: i! ]# n2 u( _- r% \

1.       数字地铺铜与模拟地交叠了，优化使两种地完全隔开避免干扰。

% Y# f# z; v$ v

EDA365QA

应众多网友要求，希望公开评审意见以便让更多人学习，本贴为6月13日公益PCB评审报告节选。
) D* r+ Z4 ]! s( h, \9 t旨在传播规范的PCB设计理念，帮助设计师们提升设计水平，提高设计质量。
- d, y7 e6 }! ~$ u' W3 K欢迎大家在每日贴吧中打卡讨论学习。
* M( E0 a7 t$ n
; e' [2 w% X0 N% w( q4 SPS：如果想要得到一份专属于您的评审报告，让自己的设计文件与专家见面，那就快快行动起来，发送给我们。

wangdalei

EDA365QA 发表于 2017-6-21 08:52
7.        此为需要50欧姆阻抗的有源晶体，第二层没有平面参考，无法保证阻抗。

+ W( o7 ^; v/ N+ |$ \% s50欧姆阻抗晶体是什么意思，图中的时钟线是要做50欧姆的阻抗要求吗？在布晶体那部分的电路时，晶体下要有完整的参考平面是吧？
多谢解答。
4 B2 a7 o1 c$ n( |: @! c0 b

EDA365QA

wangdalei 发表于 2017-6-21 17:02
% j$ J7 A( F( L- U& S% f( u/ x50欧姆阻抗晶体是什么意思，图中的时钟线是要做50欧姆的阻抗要求吗？在布晶体那部分的电路时，晶体下要有 ...

2 Y5 }1 U  u6 U1 h无源的可以不用控制阻抗，加粗走线都是没有问题的。但是有源的是需要控制50欧姆阻抗的。
2 x5 a5 q8 ]" p( P/ J

wangdalei

EDA365QA 发表于 2017-6-21 08:53
10.        此处USB是外接的。布局时候方向向板内了，无法插装使用。

/ d4 ~; z; [8 `0 l8 B! c评审的好细致啊，这种错误都能关注。为评审的敬业精神点赞！
+ x% Q8 @9 d+ Q5 r

EDA365QA

2.        SMA头额外引出一段线作为ICT没有必要，会形成天线。线路的连接插座可以作为ICT点。

EDA365QA

3.        22欧姆的源端匹配电阻，需要靠近源端放置。

EDA365QA

4.        内层平面层使用负片设计，报告显示全部连通。单看平面才会发现由于反盘过大导致此过孔没有连接，制板会开路。

EDA365QA

5.        第二层挖空不到位，应包括挖空焊盘；第三层铺铜也不到位，需要大面积铺铜，此时设计阻抗不连续；另外还需要加一些延边地过孔。

EDA365QA

6.        设计要求中有提到此网络有2A电流，目前一层铜皮由于过孔隔断无法满足载流要求，需要补强。

EDA365QA

7.        此为需要50欧姆阻抗的有源晶体，第二层没有平面参考，无法保证阻抗。

EDA365QA

8.        电话口的线可以不用参考层，挖空防止干扰板内信号；走类差分。

EDA365QA

9.        SGMII差分信号正负极都命名成正，信号短接。

EDA365QA

10.        此处USB是外接的。布局时候方向向板内了，无法插装使用。
3 g( g; C5 h3 F

EDA365QA

wangdalei 发表于 2017-6-21 16:58
评审的好细致啊，这种错误都能关注。为评审的敬业精神点赞！

发来的设计评审也是包括结构评审的。

pcb

设计评审是细活,经验不足的根本找不出问题.哈哈!