PA的前端匹配

criterion

! a7 d6 p; w' N- m& p) {
2 F0 G2 L1 `# m1 r$ J. r. G8 x

通常RF工程师只会关注PA Output的匹配

鲜少关心PA input的匹配

但其实PA input的匹配  对于TX性能  一样有着重大影响

请看此文件

游客，如果您要查看本帖隐藏内容请回复

criterion

panhaojie 发表于 2015-3-22 23:41
看了criterion写的关于RF方面的很多文档，都比较经典，通俗易懂。
现在一直有个问题，怎么都理解不了。就 ...

一般PA厂家   会利用下图的架设

! Z' t8 P: L: V4 r. E+ _

画出这样的图

' o0 l; c7 z5 Y# I+ l" ?

* v( K. R0 n% k7 \; y

不过我不是做PA设计的    所以这种牵扯到PA Design层面的  

我所知有限

不过若是对一般兜IC在PCB上的RF系统工程师

你会用就可以了

简单讲  PA厂家   会提供这样的图

' {% t/ u2 v) A, @# T0 w9 ?

$ X: A/ G+ u7 F

这样就叫Load-pull

所以   通俗一点讲

PA输出看出去的阻抗   

就是Load-pull

1 ~% p2 Q9 L1 v6 D( m

那RF系统工程师要怎么用?

很简单  厂商提供给你Load-pull的图了

你想让耗电流最小   就想办法把Load-pull调到左下角

你想让ACLR最小   就想办法把Load-pull调到右下角

而50奥姆的线性度  以及耗电流 就算不是最佳   但也不会差到无法接受

所以一般都是调到50奥姆即可   除非你要特别针对哪个部分去做优化

  o1 `2 Z& }) g. D/ B, Y; W

所以你常听到说
: }1 E9 t. s0 h6 b6 a  “不行!!这样会动到Load-pull”
* l7 G' V, H6 q* r+ W' H. t“Load-pull要再调一下”
道理在此  PA看出去的阻抗   在Smith Chart的位置会决定其TX性能

' h; o/ E3 k8 y& x

; M6 e* d7 ~7 G: d4 K3 g6 i# @: w

' C- N9 T8 A& P- u, C8 a+ p- H

panhaojie

看了criterion写的关于RF方面的很多文档，都比较经典，通俗易懂。
" |( d9 Z0 R+ F1 c现在一直有个问题，怎么都理解不了。就是关于PA的Load-Pull。
3 y& p- @5 |! xcriterion，能帮忙解释一下吗

panhaojie

看了criterion写的关于RF方面的很多文档，都比较经典，通俗易懂。
现在一直有个问题，怎么都理解不了。就是关于PA的Load-Pull。
& Z/ O8 h( g5 \criterion，能帮忙解释一下吗

xiaoyangren

多谢楼主分享，下来学习看看。

cousins

IP3,输入效率都很重要，怎么会不关心input的匹配。

criterion

cousins 发表于 2015-2-5 12:43
IP3,输入效率都很重要，怎么会不关心input的匹配。

* z$ B! X: i  o* m输入效率?  啥意思?

cousins

若以PA作为负载来看待，获得信号功率与源信号最大功率之比就为输入效率。
# L' n! t( R) a9 a: V% I: A7 X

Xuxingfu

很好

klend

感谢楼主的奉献精神。

myl593799546

樓駐能分享一下自己在調匹配電路的經驗嗎？

DIO

感谢楼主分享，积累基础知识中，也希望楼主分享更多的调PA的一些经验和知识点~

panhaojie

嗯嗯，似乎明白了一点。

henry-wang

感谢分享！

emanule

多谢楼主分享